Аналоговая проверка - Analog verification
 | Эта статья включает в себя список общих Рекомендации, но он остается в основном непроверенным, потому что ему не хватает соответствующих встроенные цитаты. (Январь 2012 г.) (Узнайте, как и когда удалить этот шаблон сообщения) |
Аналоговая проверка это методология выполнения функциональной проверки на аналог, смешанный сигнал и РФ интегральные схемы и системы на кристалле.[1] Обсуждение аналоговой проверки началось в 2005 году, когда стало осознаваться, что аналоговая часть больших микросхем смешанного сигнала стала настолько сложной, что значительное и постоянно увеличивающееся количество этих микросхем проектировалось с функциональными ошибками в аналоговой части, которые препятствовали им. от правильной работы.
Технические детали
Аналоговая проверка основана на идее, что моделирование уровня транзистора всегда будет слишком медленным, чтобы обеспечить адекватную функциональную проверку. Вместо этого необходимо построить простые и эффективные модели блоков, составляющих аналоговую часть проекта, и использовать их для проверки конструкции. Эти модели обычно записываются на Verilog или Verilog-AMS, но также может быть написано на VHDL или VHDL-AMS. Однако простого использования простой функциональной модели недостаточно. Также необходимо создать комплексный стенд для самопроверки, который тщательно проверяет проект и сравнивает свой отклик с ранее написанной спецификацией проекта. Кроме того, этот испытательный стенд следует применять по очереди как к модели, так и к дизайну. В данном случае конструкция представлена схемой на уровне транзисторов. Если и модель, и проект проходят все тесты, и если тестовая среда является исчерпывающей, это подтверждает, что модель соответствует проекту и что проект соответствует спецификации.
Применение комплексного испытательного стенда ко всей аналоговой функциональной единице, такой как аудио кодек, ИС управления питанием, Блок управления питанием, Serdes, или радиочастотный трансивер, представленный на уровне транзисторов, нецелесообразен. Вместо этого проверка выполняется иерархически. Сначала создаются простые модели и испытательные стенды для отдельных блоков. Испытательные стенды на уровне блоков используются для подтверждения того, что модели соответствуют реализации блоков и что реализация соответствует спецификации уровня блока. Затем для всего аналогового функционального блока создаются испытательные стенды, которые применяются к схеме верхнего уровня этого блока с блоками, представленными с их теперь проверенными моделями. Чтобы еще больше улучшить тесты, можно выполнить моделирование на смешанном уровне, в котором испытательный стенд для функционального блока применяется с одним или двумя блоками на уровне транзистора, а все остальные - на уровне модели.
Рекомендации
- ^ Генри Чанг и Кен Кундерт. Проверка сложных аналоговых и радиочастотных конструкций ИС. Труды IEEE, Февраль 2007 г.