Решетка - LatticeMico32 - Wikipedia

Решетка
ДизайнерРешетчатый полупроводник
Биты32-битный
Введено2006
ДизайнRISC
ТипЗарегистрироваться-Зарегистрироваться
КодированиеФиксированная 32-битная
РазветвлениеСравните и разделите
Порядок байтовБольшой
РасширенияОпределяемые пользователем
ОткрытьДа, и без лицензионных отчислений
Регистры
Общее назначение32

Решетка 32-битный микропроцессор мягкое ядро ​​из Решетчатый полупроводник оптимизирован для программируемые вентильные матрицы (ПЛИС). Он использует Гарвардская архитектура, что означает, что шины инструкций и данных разделены. При желании можно использовать логику арбитража шины для объединения двух шин.

LatticeMico32 находится под бесплатной базовой лицензией (IP). Это означает, что Mico32 не ограничивается решеткой. ПЛИС, и может легально использоваться на любой архитектуре хоста (FPGA, ASIC, или программная эмуляция (например, QEMU )). Ядро LatticeMico32 можно встроить в Xilinx и Альтера ПЛИС, в дополнение к Решетка частей, для которых был разработан LatticeMico32. AMD PowerTune использует LatticeMico32.[1]

И ядро ​​ЦП, и набор инструментов для разработки доступны в форме исходного кода, что позволяет третьим сторонам вносить изменения в архитектуру процессора.

Функции

  • Архитектура загрузки / сохранения RISC
  • 32-битный путь к данным
  • 32-битные инструкции фиксированного размера (все инструкции 32-битные, включая инструкции перехода, вызова и перехода.)
  • 32 регистра общего назначения (R0 обычно устанавливается равным нулю по соглашению, однако R0 является стандартным регистром, и при желании ему могут быть присвоены другие значения).
  • До 32 внешних прерываний
  • Настраиваемый набор инструкций, включая определяемые пользователем инструкции
  • Дополнительные настраиваемые кеши (с прямым отображением или двусторонней ассоциативной ассоциацией, с различными размерами и расположением кешей)
  • Дополнительные конвейерные воспоминания
  • Двойной Wishbone интерфейсы памяти (одна шина инструкций только для чтения, одна шина данных / периферийных устройств для чтения и записи)
  • Ввод-вывод с отображением памяти
  • 6-ти ступенчатый трубопровод

Цепочка инструментов

Смотрите также

Рекомендации

  1. ^ «Анализ прошивки AMD x86 SMU». 2014-12-27.

внешняя ссылка