Параллельная обработка (реализация DSP) - Parallel processing (DSP implementation)

В цифровая обработка сигналов (DSP), параллельная обработка это метод дублирования функциональных единиц для одновременной работы с разными задачами (сигналами).^[1] Соответственно, мы можем выполнять одну и ту же обработку для разных сигналы на соответствующие дублированные функциональные блоки. Далее, в силу особенностей параллельная обработка, конструкция параллельного DSP часто содержит несколько выходов, что дает более высокую пропускную способность, чем непараллельность.

Концептуальный пример

Рассмотрим функциональный блок (F₀) и три задачи (Т₀, Т₁ и Т₂). Требуемое время для функционального блока F₀ обрабатывать эти задачи т₀,т₁ и т₂ соответственно. Тогда, если мы выполним эти три задачи в последовательном порядке, время, необходимое для их выполнения, составит т₀ + т₁ + т₂.

Однако, если мы продублируем функциональный блок еще на две копии (F) суммарное время сокращается до max (т₀,т₁,т₂), что меньше, чем в последовательном порядке.

Против конвейерной обработки

Механизм:

• Параллельно: дублированные функциональные блоки, работающие параллельно
  • Каждая задача полностью обрабатывается отдельным функциональным блоком.
• Конвейерная обработка: разные функциональные блоки работают параллельно
  • Каждая задача разделена на последовательность подзадач, которые обрабатываются специализированными и различными функциональными блоками.

Цель:

• Конвейерная обработка приводит к сокращению критического пути, что может увеличить скорость выборки или уменьшить потребляемая мощность с той же скоростью, давая более высокую производительность на ватт.
• Методы параллельной обработки требуют нескольких выходных данных, которые вычисляются параллельно в период часов. Следовательно, эффективная скорость выборки увеличивается за счет уровня параллелизма.

Рассмотрим условие, при котором мы можем применять методы параллельной обработки и конвейерной обработки, лучше выбрать методы параллельной обработки по следующим причинам

• Конвейерная обработка обычно вызывает узкие места ввода-вывода
• Параллельная обработка также используется для снижения энергопотребления при использовании медленных часов.
• Гибридный метод конвейерной обработки и параллельной обработки еще больше увеличивает скорость архитектуры.

Параллельные КИХ-фильтры

Рассмотрим трехконтактный КИХ-фильтр:^[2]

${\displaystyle y(n)=ax(n)+bx(n-1)+cx(n-2)}$

который показан на следующем рисунке.

Предположим, что время вычисления единиц умножения равно T_м и т_а для добавления единиц. Период выборки определяется выражением

${\displaystyle T_{\text{sample}}\geq T_{m}+2T_{a}}$

В результате распараллеливания получается следующая архитектура. Теперь частота дискретизации становится

${\displaystyle T_{\text{sample}}\geq {\frac {T_{\text{clock}}}{N}}={\frac {T_{m}+2T_{a}}{3}}}$

где N - количество копий.

Обратите внимание, что в параллельной системе ${\displaystyle T_{\text{sample}}\neq T_{\text{clock}}}$ пока ${\displaystyle T_{\text{sample}}=T_{\text{clock}}}$ держится в конвейерной системе.

Параллельные БИХ-фильтры 1-го порядка

Рассмотрим передаточную функцию БИХ-фильтра 1-го порядка, сформулированную как

${\displaystyle H(z)={\frac {z^{-1}}{1-az^{-1}}}}$

где |а| ≤ 1 для устойчивости, и такой фильтр имеет только один полюс, расположенный на z = а;

Соответствующее рекурсивное представление

${\displaystyle y(n+1)=ay(n)+u(n)}$

Рассмотрим проект 4-параллельной архитектуры (N = 4). В такой параллельной системе каждый элемент задержки означает задержку блока, а период тактовой частоты в четыре раза больше периода выборки.

Следовательно, повторяя рекурсию с п = 4k, у нас есть

${\displaystyle y(n+4)=a^{4}y(n)+a^{3}u(n)+a^{2}u(n+1)+au(n+2)+u(n+3)}$

${\displaystyle \rightarrow y(4k+4)=a^{4}y(4k)+a^{3}u(4k)+a^{2}u(4k+1)+au(4k+2)+u(4k+3)}$

Соответствующая архитектура показана следующим образом.

Результирующий параллельный дизайн имеет следующие свойства.

• Полюс оригинального фильтра находится на z = а в то время как полюс для параллельной системы находится на z = а⁴ что ближе к происхождению.
• Движение вехи повышает устойчивость системы к шуму округления.
• Аппаратная сложность этой архитектуры: N×N операции умножения-сложения.

Квадратное увеличение сложности оборудования может быть уменьшено за счет использования параллелизма и инкрементных вычислений, чтобы избежать повторных вычислений.

Параллельная обработка для малой мощности

Еще одно преимущество методов параллельной обработки состоит в том, что они позволяют снизить энергопотребление системы за счет снижения напряжения питания.

Учтите следующее энергопотребление в нормальной схеме CMOS.

${\displaystyle P_{\text{seq}}=C_{\text{total}}\cdot V_{0}^{2}\cdot f}$

где C_общий представляет собой полную емкость схемы CMOS.

Для параллельной версии зарядная емкость остается прежней, но общая емкость увеличивается на N раз.

Чтобы поддерживать ту же частоту дискретизации, период тактовой частоты N-параллельная цепь увеличивается до N умноженное на задержку распространения исходной схемы.

Это увеличивает время зарядки N раз. Напряжение питания можно снизить до βV₀.

Следовательно, потребляемая мощность N-параллельной системы может быть сформулирована как

${\displaystyle P_{\text{para}}=(NC_{\text{total}})\cdot (\beta V_{0}^{2})\cdot {\frac {f}{N}}=\beta ^{2}P_{\text{seq}}}$

куда β можно вычислить

${\displaystyle N(\beta V_{0}-V_{t})^{2}=\beta (V_{0}-V_{t})^{2}.\,}$

Рекомендации

1. К. К. Пархи, Системы цифровой обработки сигналов СБИС: разработка и реализация, Джон Вили, 1999 г.
2. Слайды для систем цифровой обработки сигналов СБИС: разработка и реализация John Wiley & Sons, 1999 (номер ISBN: 0-471-24186-5): http://www.ece.umn.edu/users/parhi/slides.html