Пакетный кеш конвейера - Pipeline burst cache - Wikipedia
В компьютерная инженерия, создание и развитие пакетный кеш конвейера память является неотъемлемой частью развития суперскалярный архитектура. Он был представлен в середине 1990-х годов как замена синхронного пакетного кэша и асинхронного кэша и до сих пор используется в компьютеры. Это в основном увеличивает скорость работы тайник память за счет минимизации состояний ожидания и, следовательно, максимизации скорости вычислений процессора. Внедрение техник конвейерная обработка и разрыв, высокопроизводительные вычисления уверен. Работает по принципу параллелизм, тот самый принцип, по которому разработка суперскалярный архитектура остаётся. Пакетный кеш конвейера можно найти в DRAM контроллеры и чипсеты.[1]
Вступление
В на базе процессора система, скорость процессор всегда больше, чем у основная память. В результате возникают ненужные состояния ожидания, когда инструкции или данные выбираются из основной памяти. Это приводит к снижению производительности системы. Кэш-память в основном разработана для повышения эффективности системы и максимального использования всей вычислительной скорости процессор.[2]
Производительность процессор сильно зависит от методов, используемых для передачи данных и инструкций в и из процессор. Чем меньше времени потребуется на переводы, тем лучше процессор спектакль.
Пакетный кэш конвейера - это в основном область хранения для процессор который предназначен для чтения или записи в конвейерный последовательность четырех передач данных. Как следует из названия конвейерная обработка, переводы после первого перевода происходят до того, как первый перевод поступит в процессор. Он был разработан как альтернатива асинхронному кешу и синхронному пакетному кешированию.
Pipeline Burst Cache получил широкое распространение, начиная с выпуска чипсета Intel 430FX в 1995 году.
Принцип работы
Пакетный кэш конвейера основан на двух принципах работы, а именно:
В режиме серийной съемки
В этом режиме содержимое памяти предварительно выбирается перед запросом.
Для типичного кэша каждая строка имеет ширину 32 байта, что означает, что передача в кэш и из кеша происходит по 32 байта (256 бит) за раз. Однако пути к данным имеют ширину всего 8 байтов. Это означает, что для одной передачи кэша необходимо четыре операции. Если бы не пакетный режим, каждая передача потребовала бы предоставления отдельного адреса. Но поскольку передачи должны выполняться из последовательных ячеек памяти, нет необходимости указывать другой адрес после первого. Используя метод пакетной передачи, можно передавать последовательные байты данных без указания оставшихся адресов. Это помогает улучшить скорость.[3]
Конвейерный режим
В этом режиме к одному значению памяти можно получить доступ в кэше, в то время как к другому значению памяти можно получить доступ в DRAM. Операция конвейерной обработки предполагает, что передача данных и инструкций из или в кэш делится на этапы. Каждый этап все время занят одной операцией. Это похоже на концепцию, используемую на сборочной линии. Эта операция преодолела дефекты последовательных операций с памятью, которые требовали больших затрат времени и снижения производительности. процессор скорость.[4]
Операция
С помощью двух описанных выше принципов работы реализуется пакетный кэш конвейера. В этом кэше передача данных из или в новое место занимает несколько циклов для начальной передачи, но последующие передачи выполняются за один цикл.[5][6]
Компромисс
Схема, задействованная в этом кэше, очень сложна из-за одновременного участия конвейерная обработка и в режиме серийной съемки. Следовательно, изначально требуется больше времени для создания «конвейера».
Смотрите также
Рекомендации
- ^ "Сетевой словарь".
- ^ «Как работает кеш».
- ^ "Разрыв кеша". Pcguide.
- ^ «Режимы работы».
- ^ «Операция».
- ^ «Кэш пакетной передачи конвейера». Pcguide.