Множественность (компания) - Plurality (company) - Wikipedia
 | |
| Тип | Частный |
|---|---|
| Промышленность | Полупроводники |
| Основан | 2004[1] |
| Штаб-квартира | Израиль |
| Товары | Многоядерный |
| Интернет сайт | Plurality.com |
Plurality Ltd. израильтянин полупроводник компания, разработчик технологий HyperCore и HAL (HyperCore Architecture Line) многоядерный процессор. Компания является членом Многоядерная ассоциация.[2]
HyperCore
Множественность развивает HyperCore ЦПУ технология, которая является MIMD 32-битный RISC на базе мультипроцессора на одном чипе,[3] и содержит от 16 до 256 ядер.[4] Технология HyperCore поддерживает выполнение как мелкозернистых, так и грубого помола параллелизм благодаря специальному аппаратному синхронизатору / планировщику, разделяемой памяти и модели программирования на основе задач.
Синхронизатор / планировщик технологии HyperCore (запатентовано,[5] см. также ниже) устраняет необходимость многократного выполнения специального ядро программа контролирует и решает, какая задача (или нить ) для текущего назначения и выполнения на данном процессоре. Возможность аппаратной синхронизации задач позволяет процессору поддерживать мелкозернистые программы и достигать почти линейного ускорение. Мелкозернистые программы могут выполняться только тогда, когда продолжительность задач значительно короче, чем накладные расходы, вызванные планировщик. Совместно используемая память HyperCore (заявка на патент) позволяет избежать проблем с согласованностью и сохранить единое пространство памяти для всех ядер в системе, что значительно упрощает модель программирования.
Патенты
Синхронизатор / планировщик
Д-р Нимрод Байер и д-р Ран Гиносар, два из основателей Plurality, получили патент США 5202987 («Синхронизатор / планировщик высокой скорости потока для мультипроцессоров») на основную технологию компании 13 апреля 1993 года. более чем 30 последующими патентами. Реферат патента выглядит следующим образом:
«Устройство синхронизатора / планировщика с высокой скоростью потока для многопроцессорной системы во время выполнения программы содержит матрицу соединений для мониторинга и обнаружения вычислительных задач, которые разрешены для выполнения, содержащую карту задач и сеть узлов для распределения между процессорами информации или вычислительные задачи, обнаруженные как разрешенные матрицей соединений.Сеть узлов обладает способностью декомпозиции информации о пакете распределенных вычислительных задач на сообщения более мелких подпакетов, которые должны быть отправлены процессорам, а также возможностью объединения пакетов информации о завершении вычислительных задач в более полный пакет. Также описан способ выполнения синхронизации / планирования в многопроцессорной системе этого устройства ».