Один чип RISC - RISC Single Chip - Wikipedia

В Один чип RISC, или же RSC, является однокристальным микропроцессор разработан и сфабрикованный к Международные Бизнес Машины (IBM). RSC был однокристальной реализацией МОЩНОСТЬ1, мультичип центральное процессорное устройство (CPU), который реализовал МОЩНОСТЬ архитектура набора команд (ЭТО). Он использовался в начальном уровне рабочая станция модели IBM RS / 6000 семейства, например, модели 220 и 230.

Логическая схема микросхемы RSC

РКК работал на частотах 33 и 45 МГц. В нем три исполнительные единицы: а блок с фиксированной точкой, блок с плавающей запятой и процессор ветвления; и унифицированный кэш инструкций и данных размером 8 КБ. Как и в POWER1, контроллер памяти и ввод / вывод были тесно интегрированы с функциональными блоками, отвечающими за эти функции: блоком интерфейса памяти и блоком секвенсора;[требуется разъяснение ] находится на том же кристалле, что и процессор. RSC содержит девять функциональных блоков: исполнительный блок с фиксированной запятой (FXU), исполнительный блок с плавающей запятой (FPU), блок управления памятью (MMU), блок интерфейса памяти (MIU), блок секвенсора, блок общего встроенного процессора (COP), блок выборки команд, а также блок очереди и диспетчеризации команд.

Блок с фиксированной точкой выполняет целое число инструкций, генерирует адреса в операциях загрузки хранилища и некоторые части инструкций перехода. Имеет трехступенчатый трубопровод состоящий из расшифровать, выполнять и обратная запись этапы. Некоторым инструкциям требуется несколько циклов на этапе выполнения, прежде чем они будут выполнены.

Модуль с плавающей запятой выполняет плавающая точка инструкции. В отличие от POWER1, RSC не имеет зарегистрировать переименование возможности из-за ограниченной площади кристалла, в которую должен поместиться блок. Для дополнительной экономии площади матрицы массив умножения-сложения с плавающей запятой имеет ширину 32 бита. Для выполнения 64-битной (двойная точность ) операции, операнды разбиваются на два, и инструкция дважды проходит через массив умножения-сложения. Конвейер с плавающей запятой состоит из четырех этапов: расшифровать, умножать, Добавить и обратная запись.

RSC имеет унифицированный тайник вместо отдельной инструкции и больших кешей данных, таких как POWER1. Унифицированный кэш является двусторонним ассоциативным и использует политику сквозного хранения без повторной загрузки при промахе сохранения и политику замены наименее недавно использованного (LRU). Он имеет размер строки кэша 64 байта, и каждая строка кеша разделена на четыре четверные слова (16 байт), причем каждому квадрослову дается собственный действительный бит в каталоге кеша. В течение каждого цикла из него можно прочитать четыре слова и два двойные слова в него можно написать.

Шина данных памяти имеет ширину 72 бита, из которых 64 бита используются для пути данных и 8 бит используются для код исправления ошибок (ECC). Блок интерфейса памяти управляет шиной и выполняет проверки ECC данных, поступающих в процессор. Логика ECC способна исправлять однобитовые ошибки. По сравнению с POWER1 шина данных памяти RSC более узкая и соответствует отраслевым стандартам. SIMM вместо кастомных карт памяти.

RSC содержал приблизительно один миллион транзисторов на 14,9 мм на 15,2 мм (226,48 мм).2) кристалл, изготовленный IBM в дополнительный металл-оксидный полупроводник (CMOS) процесс с минимальным размером элемента 0,8 мкм и тремя уровнями разводки. Он упакован в керамический корпус размером 36 мм на 36 мм. матрица сетки выводов модуль, который имел 201 сигнальный контакт. Он требовал источника питания 3,6 В и потреблял 4 Вт при работе на частоте 33 МГц.

Смотрите также

  • PowerPC 601 по сути, это была более дешевая и менее мощная версия RSC с некоторыми PowerPC инструкция добавлена.
  • RAD6000 который представляет собой радиационно-стойкую версию RSC.

Рекомендации

  • Мур, К. Р., Бальзер, Д. М., Мухич, Дж. С. и Ист, Р. Э. (1992). "Однокристальный RISC-процессор IBM (RSC)" (PDF). Труды Международной конференции IEEE 1991 г. по компьютерному дизайну на СБИС в компьютерах и процессорах. Компьютерное общество IEEE. С. 200–204. ISBN  978-0-8186-3110-8. Архивировано из оригинал (PDF) 4 октября 2013 г.CS1 maint: несколько имен: список авторов (связь)