ШАКТИ - микропроцессор и микроконтроллер - SHAKTI - Microprocessor & Microcontroller - Wikipedia

Шакти
Общая информация
РазработаноИндийский технологический институт, Мадрас
Общий производитель (и)
Архитектура и классификация
ЗаявлениеSoC, платы для разработки, программная платформа на базе, IOT
Набор инструкцийШАКТИ
инструкцииRISC-V
Модель (ы)
  • E-класс
  • C-Класс
  • I-класс
  • М-класс
  • S-класс
  • H-класс

SHAKTI - первая инициатива с открытым исходным кодом, созданная группой Reconfigurable Intelligent Systems Engineering (RISE) в Индийский технологический институт, Мадрас разработать первый отечественный процессор промышленного класса. Целью инициативы SHAKTI является создание процессора промышленного уровня с открытым исходным кодом, полной системы на кристаллах (SoC), плат для разработки и программной платформы на основе SHAKTI. Основное внимание команды уделяется исследованиям архитектуры для разработки SoC, которые конкурируют с коммерческими предложениями на рынке по площади, мощности и производительности. Все исходные коды SHAKTI находятся в открытом доступе под модифицированной лицензией BSD Калифорнийского университета в Беркли. Проект финансировался Министерство электроники и информационных технологий (MeITY), Правительство Индии.[1]

Прототип нового микроконтроллера Shakti.

Процессоров

ШАКТИ процессоры основаны на RISC-V ЭТО. Процессоры основаны на 22 нм FinFET технологии. SHAKTI предусмотрела создание семейства процессоров как часть своей дорожной карты, обслуживающей различные сегменты рынка. В целом они подразделяются на «Базовые процессоры», «Многоядерные процессоры» и «Экспериментальные процессоры». E и C-классы - это первый набор местных процессоров, нацеленных на рынки Интернета вещей (IoT), встраиваемых систем и настольных компьютеров. Дизайн процессора не требует каких-либо лицензионных отчислений и находится в открытом доступе по модифицированной лицензии BSD.[2]

Проект SHAKTI направлен на создание 6 вариантов процессоров на базе RISC-V ISA.

Базовый класс процессоров

Е-класс

E-класс 32/64 бит микроконтроллеры способен поддерживать все расширения RISC-V ISA, нацеленные на маломощные компьютерные приложения. E-класс - это 3-х ступенчатый конвейер с рабочей частотой менее 200 МГц на кремнии. Он позиционируется против РУКА М-класс (КорТекс-М серия) сердечники. Он способен запускать операционные системы в реальном времени, такие как FreeRTOS, Зефир и eChronos. Сегменты рынка процессоров E-класса поддерживают смарт-карты, устройства IoT, средства управления двигателями и роботизированные платформы.[3][4]

E-arty35T - это SoC, построенный на основе E-класса. E-arty35T SoC - это однокристальный 32-разрядный микроконтроллер E-класса со 128 КБ ОЗУ. Он имеет 32 контакта ввода-вывода общего назначения (GPIO) (из которых верхние 16 контактов GPIO предназначены для встроенных светодиодов и переключателей), контроллер прерываний уровня платформы (PLIC), счетчик, 2 последовательных периферийных устройства (SPI), 2 универсальных асинхронных Приемник-передатчик (UART), 1 межинтегральная схема (I2C), 6-ти импульсный модулятор (PWM) и встроенный Xilinx аналого-цифровой преобразователь (X-ADC).[5]

C-класс

C-класс - это 64-битный контроллер класса процессора, предназначенный для встраиваемых приложений среднего уровня. Ядро высоко оптимизировано, 6-ступенчатая структура с поддержкой MMU и возможностью запускать такие операционные системы, как Linux и Sel4. Он чрезвычайно настраиваемый с поддержкой стандартных расширений RV64GC ISA. Он нацелен на вычислительные системы среднего уровня, работающие на частотах более 200-800 МГц. Его также можно настроить до 2 ГГц. Он позиционируется против ARM Cortex A35 / A55. Область применения этого класса варьируется от встроенных систем, управления двигателями, IoT, хранилищ, промышленных приложений до недорогих высокопроизводительных приложений на базе Linux, таких как сети, шлюзы и т. Д.[3][4]

C-arty100T - это SoC, построенный на основе C-класса. C-arty100T SoC - это однокристальный 64-разрядный микроконтроллер класса C с ОЗУ 128 МБ DDR3, 16 выводами общего назначения ввода-вывода (GPIO), контроллером прерываний на уровне платформы (PLIC), счетчиком, 1 универсальным асинхронным приемным передатчиком ( UART) и 1 межинтегральная схема (I2C). Он нацелен на средние рабочие нагрузки приложений с очень низким энергопотреблением и поддерживает дополнительную защиту памяти.[6]

I-класс

I-class - это 64-разрядный процессор, предназначенный для вычислительных, мобильных платформ, систем хранения и сетевых платформ. Его особенности включают внеочередное исполнение, многопоточность, агрессивный предсказание ветвления, неблокирующие кеши и глубокий трубопровод этапы. Рабочая тактовая частота этого процессора составляет 1,5-2,5 ГГц. В настоящее время команда работает над внедрением атомики, прогнозированием зависимости от памяти, оптимизацией окна инструкций / планировщика, реализацией некоторых функциональных блоков, анализом / прогнозированием производительности, оптимизацией для достижения первой целевой частоты на 1 ГГц на процессоре 22 нм.[4][7][8]

Многоядерные процессоры

М-класс

Процессор мобильного класса с максимум восемью ядрами, причем ядра представляют собой комбинацию ядер классов C и I. Процессоры M-класса предназначены для вычислений общего назначения, серверов начального уровня и мобильных приложений. Диапазон рабочих частот до 2,5 ГГц. Он поддерживает большой размер выпуска, четырехпотоковый и опциональную структуру NoC. Процессоры M-класса оптимизированы для достижения различных целей по мощности и производительности.[7]

S-класс

S-Class - это 64-битный суперскалярный, многопоточный вариант, предназначенный для настольных и корпоративных серверных приложений. Он поддерживает от 2 до 16 ядер с тактовой частотой около 1,2–3 ГГц.[7]

H-класс

H-класс - это 64-разрядный процессор, предназначенный для высокопараллельных корпоративных приложений, приложений для высокопроизводительных вычислений и аналитических приложений. Ядра могут быть комбинацией классов C или I, однопоточная производительность определяет выбор ядра. H-класс имеет до 128 ядер с несколькими ускорителями на ядро.[7]

Экспериментальные процессоры

Это экспериментальные / исследовательские проекты, направленные на разработку высоконадежного и отказоустойчивого процессора.

Т-класс

T-класс предназначен для обеспечения дополнительной аппаратной поддержки для защиты информации от атак на основе памяти. Его дизайн ориентирован на единую аппаратную структуру для предотвращения атак на пространственную и временную память.[9]

F-класс

F-класс - это отказоустойчивая версия процессора базового класса. Возможности включают в себя избыточные вычислительные блоки (такие как DMR и TMR), модули временного резервирования для обнаружения постоянных неисправностей, конфигурации ядра с синхронизацией шага, схемы локализации неисправностей, ECC для критических блоков памяти и избыточные структуры шин.[10]

Tapeouts

Произведены две записи процессоров C-класса. Они получили кодовые названия RIMO и Rise-creek.

RIMO

RIMO - это кодовое название SoC на основе SHAKTI C-класса, которое было записано на Полупроводниковая лаборатория (SCL) Индийская организация космических исследований (ISRO) в Чандигархе использует техпроцесс 180 нм. Площадь 144 кв. Мм. Чип протестирован для работы на частоте до 70 МГц. Чип был размещен в 208-контактном корпусе Ceramic Quad Flat Pack (CQFP).[3]

Райзекрик

CREEK - это кодовое название SoC SHAKTI на базе C, которое было записано на INTEL, Орегон, США, с использованием техпроцесса 22 нм FinFET. Площадь 16 кв. Мм. Чип протестирован для работы на частоте до 350 МГц. Чип был размещен на 208-контактном корпусе Ball Grid Array (BGA).[3]

Мушик

Moushik - это кодовое название SoC на базе SHAKTI E-класса, которое было записано в Полупроводниковая лаборатория (SCL) Индийская организация космических исследований (ISRO) в Чандигархе использует техпроцесс 180 нм. Он работает на частоте 100 МГц и разработан вместе с материнской платой под названием Ardonyx 1.0.[11]

Особенности RIMO и Risecreek

Вот некоторые особенности RIMO и Risecreek:

  • По порядку 5 этапов 64-бит микроконтроллер поддержка всей стабильной RISC-V ISA (RV64IMAFD).
  • Совместим со спецификацией привилегий (v1.10) RISC-V ISA и поддерживает схему виртуализации sv39.
  • Включает предиктор ветвления со стеком обратного адреса.
  • Конвейерные модули с плавающей запятой одинарной и двойной точности, совместимые с IEEE-754, и многоканальные Прямой доступ к памяти (DMA) поддержка.
  • Периферийные устройства вроде 2 x I2C, 2 х UART, 2 х QSPI, а Отладчик, 256 КБ жестко связанной памяти, 32-битные GPIO и шина расширения, которая может быть подключена к FPGA.[3]

Доски для разработки

Существуют отладочные платы как для процессоров E, так и для C. Подробности о поддержке платой различных классов процессоров приведены ниже.

E-arty35T

  • E-arty35T - это SoC на базе SHAKTI E класса [14].
  • E-arty35T поддерживается на плате Artix 7 35T.
  • Имеет сокращенную версию 32-битного E-класса. Он включает I, M, A и C.[5]

C-arty100T

  • C-arty100T - это SoC на базе SHAKTI класса C.
  • C-arty100T поддерживается на плате Artix 7 100T.
  • Имеет сокращенную версию 64-битного класса C. Он включает I, M, A, F, D и C.[6]

Рекомендации

  1. ^ «IIT-Madras разрабатывает« первый в Индии микропроцессор »Shakti». Гаджеты NDTV 360. Получено 2020-04-10.
  2. ^ Гала, Нил; Менон, Арджун; Боддуна, Рахул; Мадхусудан, Г. С .; Камакоти, В. (январь 2016 г.). «Процессоры ШАКТИ: Инициатива в области оборудования с открытым исходным кодом». 29-я Международная конференция по проектированию СБИС 2016 г. и 15-я Международная конференция по встроенным системам (VLSID) в 2016 г.: 7–8. Дои:10.1109 / VLSID.2016.130. ISBN  978-1-4673-8700-2. S2CID  14815714.
  3. ^ а б c d е "РУКОВОДСТВО ПО ЭКСПЛУАТАЦИИ СОВЕТА РАЗРАБОТКИ ШАКТИ" (PDF). ШАКТИ. Получено 10 апреля 2010.
  4. ^ а б c "Shakti - Индийский микропроцессор и микроконтроллер с открытым исходным кодом". Убежище инженера. 2020-04-07. Получено 2020-04-10.
  5. ^ а б «Е-Класс на борту ARTY-A7-35t». GitLab. Получено 2020-04-10.
  6. ^ а б «C-Класс на борту ARTY-A7-100t». GitLab. Получено 2020-04-10.
  7. ^ а б c d "Процессоры". ШАКТИ. Получено 10 апреля 2020.
  8. ^ Ранганатан, Нитья. «Шакти I Класс: Введение» (PDF). ШАКТИ. Получено 10 апреля 2020.
  9. ^ «Шакти-Т | Труды по аппаратной и архитектурной поддержке безопасности и конфиденциальности». dl.acm.org. Дои:10.1145/3092627.3092629. S2CID  207646970. Получено 2020-04-10.
  10. ^ Гупта, Сукрат; Гала, Нил; Мадхусудан, Г. С .; Камакоти, В. (ноябрь 2015 г.). «ШАКТИ-Ф: отказоустойчивая микропроцессорная архитектура». 2015 24-й Азиатский тестовый симпозиум IEEE (ATS): 163–168. Дои:10.1109 / ATS.2015.35. ISBN  978-1-4673-9739-1. S2CID  7705965.
  11. ^ «Познакомьтесь с индийским микропроцессорным чипом Atmanirbhar 'Moushik', предназначенным для устройств Интернета вещей». WION. Получено 2020-09-25.