Застрявший в вине - Stuck-at fault
 | Эта статья не цитировать любой источники. (Декабрь 2009 г.) (Узнайте, как и когда удалить этот шаблон сообщения) |
А застрявший в вине особый модель разлома используется симуляторами неисправностей и автоматическая генерация тестовой таблицы (ATPG) инструменты для имитации производственного дефекта в Интегральная схема. Предполагается, что отдельные сигналы и контакты застрявший при логической «1», «0» и «X». Например, вход привязан к состоянию логической 1 во время генерации теста, чтобы гарантировать, что производственный дефект с таким типом поведения может быть обнаружен с помощью определенного тестового шаблона. Точно так же вход может быть привязан к логическому нулю, чтобы моделировать поведение неисправной схемы, которая не может переключить свой выходной вывод. Не все сбои можно проанализировать с помощью модели застрявшего сбоя. Компенсация статических опасностей, а именно сигналов разветвления, может сделать схему непригодной для тестирования с использованием этой модели. Кроме того, с помощью этой модели нельзя тестировать резервные схемы, поскольку по конструкции нет никаких изменений на выходе в результате единственной неисправности.
Одиночный застрял на линии
Одиночная застрявшая линия это модель разлома используется в цифровые схемы. Он используется для тестирования после производства, а не для тестирования конструкции. Модель предполагает, что одна линия или узел в цифровой схеме застряли на высоком или низком логическом уровне. Когда линия застревает, это называется неисправностью.
Цифровые схемы можно разделить на:
- Уровневые или комбинационные схемы, которые не содержат памяти (защелки и / или триггеры), а только ворота, такие как NAND, ИЛИ ЖЕ, XOR, так далее.
- Последовательные схемы, содержащие память.
Эта модель неисправности применяется к схемам уровня затвора или блоку последовательной схемы, который может быть отделен от элементов хранения. В идеале схема уровня затвора должна быть полностью протестирована путем применения всех возможных входов и проверки того, что они дают правильные выходы, но это совершенно непрактично: сумматор для сложения двух 32-битных чисел потребует 264 = 1.8*1019 за 58 лет при 0,1 нс / тест. застрял в Модель неисправности предполагает, что только один вход на одном вентиле будет неисправным за раз, при условии, что если неисправны больше, тест, который может обнаружить любую отдельную неисправность, должен легко обнаружить несколько неисправностей.
Чтобы использовать эту модель неисправности, предполагается, что каждый входной вывод на каждом вентиле по очереди заземлен, и тестовый вектор разработан, чтобы указать на неисправность цепи. Тестовый вектор - это набор битов, применяемых к входам схемы, и набор битов, ожидаемых на выходе схемы. Если рассматриваемый вывод затвора заземлен, и этот тестовый вектор применяется к схеме, по крайней мере, один из выходных битов не согласуется с соответствующим выходным битом в тестовом векторе. После получения тестовых векторов для заземленных контактов каждый контакт по очереди подключается к логическому, а другой набор тестовых векторов используется для поиска неисправностей, возникающих в этих условиях. Каждая из этих неисправностей называется отдельной застрял в-0 (s-a-0) или одиночный застрял в-1 (s-a-1) неисправность соответственно.
Эта модель так хорошо работала для транзисторно-транзисторной логики (TTL ), что было логикой выбора в 1970-х и 1980-х годах, производители рекламировали, насколько хорошо они тестировали свои схемы, с помощью числа, называемого "застрявшим" покрытие неисправностей ", который представляет собой процент всех возможных неисправностей, которые удалось обнаружить в процессе тестирования. В то время как та же модель тестирования работает умеренно хорошо для CMOS, он не может обнаружить все возможные неисправности CMOS. Это связано с тем, что CMOS может испытывать режим отказа, известный как застрял неисправность, которая не может быть надежно обнаружена одним тестовым вектором и требует, чтобы два вектора применялись последовательно. Модель также не может обнаружить неисправности моста между соседними сигнальными линиями, возникающие на выводах, которые управляют соединениями шины и структурами массива. Тем не менее, концепция единичных застрявших неисправностей широко используется, и с некоторыми дополнительными испытаниями позволила промышленности поставлять приемлемо небольшое количество неисправных цепей.
Тестированию на основе этой модели способствует несколько вещей:
- Тест, разработанный для одной постоянной неисправности, часто обнаруживает большое количество других неисправностей.
- Серия тестов на постоянные неисправности часто просто интуиция, найдите большое количество других неисправностей, таких как заклинившие неисправности. Иногда это называют «непредвиденным» покрытием неисправностей.
- Другой вид тестирования называется IDDQ тестирование измеряет способ изменения тока источника питания КМОП интегральной схемы, когда применяется небольшое количество медленно изменяющихся тестовых векторов. Поскольку CMOS потребляет очень низкий ток, когда его входы статичны, любое увеличение этого тока указывает на потенциальную проблему.