Префикс VEX - VEX prefix

В Префикс VEX (от "векторных расширений") и Схема кодирования VEX являются продолжением x86 и x86-64 архитектура набора команд за микропроцессоры из Intel, AMD и другие.

Функции

Схема кодирования VEX позволяет определять новые инструкции и расширять или изменять ранее существующие. коды инструкций. Это служит следующим целям:

  • В код операции карта расширена, чтобы освободить место для будущих инструкций.
  • Это позволяет кодам команд иметь до четырех операндов (плюс немедленный), тогда как исходная схема допускает только два операнда (плюс немедленный).
  • Это позволяет размер SIMD вектор регистры будет расширен с 128-биты XMM записывается в 256-битные регистры с именем YMM. Есть место для дальнейшего увеличения размера регистра.
  • Он позволяет преобразовывать существующие двухоперандные инструкции в неразрушающие трехоперандные формы, в которых регистр назначения отличается от обоих регистров источника. Например, с = а + Ь вместо а = а + б (где зарегистрироваться а изменено инструкцией).

Префикс VEX заменяет наиболее часто используемые байты префикса инструкций и коды выхода. Во многих случаях количество байтов префикса и управляющих байтов, которые заменяются, такое же, как количество байтов в префиксе VEX, так что общая длина инструкции, закодированной в VEX, такая же, как длина кода устаревшей инструкции . В других случаях версия в кодировке VEX длиннее или короче, чем унаследованный код. В 32-битном режиме инструкции, закодированные в VEX, могут обращаться только к первым 8 регистрам YMM / XMM; кодировки для других регистров будут интерпретироваться как устаревшие инструкции LDS и LES, которые не поддерживаются в 64-битном режиме.

Двухбайтовый префикс VEX содержит следующие компоненты:

  • Бита R̅, похожая на REX.R префиксный бит, используемый в x86-64 расширение набора команд.
  • Четыре бита с именем v̅, определяющие второй операнд исходного регистра.
  • Бит с именем L, определяющий длину вектора 256 бит.
  • Два бита с именем p для замены префиксов размера операнда и префиксов типа операнда (66, F2, F3).

Трехбайтовый префикс VEX дополнительно содержит:

  • Три бита, X̅; B̅; и W, также аналогичные соответствующим битам в префиксе REX.
  • Пять бит с именем m. Два из m битов используются для замены существующих escape-кодов и для указания длины инструкции. Остальные три m бита зарезервированы для будущего использования, например, для указания длины вектора> 256 бит, указания другой длины инструкций или расширения пространства кода операции, однако с 2013 года Intel решила ввести новую схему кодирования, Префикс EVEX, а не расширять оставшиеся m бит.

Техническое описание

Формат команд Intel 64 с использованием префикса VEX
# байтов0,2,3110,10,1,2,40,1
[Префиксы][VEX]OPCODEModR / M[SIB][DISP][IMM]

В схеме кодирования VEX используется префикс кода, состоящий из двух или трех байты, который добавляется к существующим или новым коды инструкций.[1]

В архитектуре x86 инструкции с операндом памяти могут использовать байт ModR / M, который определяет режим адресации. Этот байт имеет три битовых поля:

  • мод, биты [7: 6] - в сочетании с г / м поле кодирует либо 8 регистров, либо 24 режима адресации. Также кодирует информацию о коде операции для некоторых инструкций.
  • reg / opcode, биты [5: 3] - в зависимости от байта первичного кода операции, задает либо регистр, либо еще три бита информации кода операции.
  • г / м, биты [2: 0] - могут указывать регистр как операнд или объединяться с мод поле для кодирования режима адресации.

Формы 32-битной адресации base-plus-index и scale-plus-index (закодированные с помощью r / m = 100 и mod <> 11) требуют другого байта адресации, байта SIB. В нем есть следующие поля:

  • шкала коэффициент, закодированный битами [7: 6]
  • индекс регистр, биты [5: 3]
  • основание регистр, биты [2: 0].

Чтобы использовать 64-битную адресацию и дополнительные регистры, присутствующие в архитектуре x86-64, Префикс REX было введено дополнительное пространство для кодирования режимов адресации. Битовое поле W изменяет размер операнда на 64 бита, р расширяется рег до 4 бит, B расширяется г / м (или же опрег в нескольких кодах операции, таких как "POP reg", которые кодируют номер регистра в своих 3 младших разрядах кода операции), и Икс и B расширять индекс и основание в байте SIB. Однако префикс REX кодируется довольно неэффективно, тратя впустую половину своих 8 бит.

Кодирование REX и VEX
REX
76543210
Байт 00100WрИксB
3-байтовый VEX
76543210
Байт 0 (C4h)11000100
Байт 1РИКСB̅м4м3м2м1м0
Байт 2Wv̅3v̅2v̅1v̅0Lп1п0
2-байтовый VEX
76543210
Байт 0 (C5h)11000101
Байт 1Рv̅3v̅2v̅1v̅0Lп1п0

Префикс VEX обеспечивает компактное представление префикса REX, а также различных других префиксов для расширения режима адресации, перечисления регистров, а также размера и ширины операндов:

  • Биты R̅, X̅ и B̅ представляют собой инверсию битов R, X и B префикса REX; они предоставляют четвертый (старший) бит для полей индекса регистров (ModRM reg, SIB index и ModRM r / m; SIB base; или поля регистров кода операции, соответственно), обеспечивая доступ к 16 вместо 8 регистрам. Бит W эквивалентен биту W префикса REX и определяет 64-битный операнд; для нецелочисленных инструкций это общий бит расширения кода операции.
  • v̅ - это инверсия дополнительного индекса исходного регистра.
  • m заменяет начальные байты префикса кода операции. Значения 1, 2 и 3 эквивалентны префиксам кода операции 0F, 0F 38 и 0F 3A; все остальные значения зарезервированы. 2-байтовый префикс VEX всегда соответствует префиксу 0F.
  • L указывает длину вектора; 0 для 128-битных регистров SSE (XMM) и 1 для 256-битных регистров AVX (YMM).
  • p кодирует дополнительные байты префикса. Значения 0, 1, 2 и 3 соответствуют подразумеваемым префиксам none, 66, F3 и F2. Они кодируют тип операнда для инструкций SSE: упакованный одиночный, упакованный двойной, скалярный одиночный и скалярный двойной соответственно.
Регистрация адресации в 64-битном режиме с использованием префикса VEX
Режим адресацииБит 3Биты [2: 0]Тип реестраОбычное использование
REGVEX.RModRM.regОбщего назначения, Маска, ВекторЗарегистрировать операнд
RM (если ModRM.mod = 11)VEX.BМодРМ.р / мГеорадар, Маска, ВекторЗарегистрировать операнд
RMVEX.BМодРМ.р / мГеорадарАдрес регистрационной памяти
ОСНОВАНИЕVEX.BSIB.baseГеорадарБаза + Индекс * Адрес памяти шкалы
ИНДЕКСVEX.XSIB.indexГеорадарБаза + Индекс * Адрес памяти шкалы
VIDXVEX.XSIB.indexВекторBase + VectorIndex * Масштабировать адрес памяти
NDS / NDDVEX.v3v2v1v0Георадар, Маска, ВекторЗарегистрировать операнд
IS4Imm8 [7: 4]ВекторЗарегистрировать операнд

Команды, закодированные с префиксом VEX, могут иметь до четырех переменных операндов (в регистрах или в памяти) и один постоянный операнд (непосредственное значение). Команды, которым требуется более трех переменных операндов, используют биты непосредственного операнда для указания операнда 4-го регистра (IS4 выше). Максимум один из операндов может быть операндом памяти; и максимум один из операндов может быть непосредственной константой из 4 или 8 бит. Остальные операнды - регистры.

В AVX набор инструкций - это первое расширение набора инструкций, использующее схему кодирования VEX. Набор инструкций AVX использует префикс VEX только для инструкций, использующих SIMD XMM регистры.

Однако схема кодирования VEX использовалась также для других типов команд при последующем расширении набора команд. AVX-512 введено 8 регистров масок и добавлены инструкции для управления ими. В этих инструкциях используется кодировка VEX. VEX.R, VEX.B или VEX.v3 игнорируются, когда поле используется для кодирования регистра маски.

Значения начального байта префикса VEX, C4h и C5h, такие же, как коды операций инструкций LDS и LES. Эти инструкции не поддерживаются в 64-битном режиме. Чтобы устранить двусмысленность в 32-битном режиме, спецификация VEX использует тот факт, что допустимый байт ModRM LDS или LES не может иметь форму 11xxxxxx (который будет указывать регистровый операнд). Различные битовые поля во втором байте префикса VEX инвертируются, чтобы гарантировать, что байт всегда имеет эту форму в 32-битном режиме.

Устаревшие инструкции SIMD с добавленным префиксом VEX эквивалентны тем же инструкциям без префикса VEX со следующими отличиями:

  • Инструкция в кодировке VEX может иметь еще один операнд, что делает ее неразрушающей.
  • 128-битная инструкция XMM без префикса VEX оставляет верхнюю половину полного 256-битного регистра YMM неизменной, тогда как версия с кодировкой VEX устанавливает верхнюю половину равной нулю.

Инструкции, которые используют весь 256-битный регистр YMM, не должны смешиваться с инструкциями, не относящимися к VEX, которые оставляют верхнюю половину регистра неизменной по соображениям эффективности.

История

  • В августе 2007 г. AMD предложил SSE5 расширение набора команд, которое включает новую схему кодирования для инструкций с тремя операндами, используя дополнительный байт с именем DREX, предназначенный для Бульдозер ядро процессора, производство которого должно начаться в 2011 году.[2][3]
  • В марте 2008 г. Intel предложила AVX набор инструкций с использованием новой схемы кодирования VEX.[4]
  • В августе 2008 года комментаторы выразили сожаление по поводу ожидаемой несовместимости между наборами инструкций AMD и Intel и предложили AMD пересмотреть свои планы и заменить схему DREX более гибкой и расширяемой схемой VEX.[5]
  • В мае 2009 года AMD объявила о пересмотре предлагаемого набора инструкций SSE5, чтобы сделать его совместимым с набором инструкций AVX и схемой кодирования VEX. Доработанный SSE5 называется XOP.[6]
  • Январь 2011 г. Набор инструкций AVX поддерживается в Intel Архитектура микропроцессора Sandy Bridge.
  • 2011 г. AVX, XOP и FMA4 наборы команд, использующие схему VEX, поддерживаются AMD Бульдозер процессор.[7]
  • 2013 г. FMA3 Набор команд поддерживается в процессорах Intel Haswell.

Смотрите также

Рекомендации

  1. ^ Корпорация Intel (январь 2009 г.). «Справочник по программированию расширенных векторных расширений Intel».
  2. ^ «128-битный набор команд SSE5». Центр разработчиков AMD. Получено 2009-06-02.
  3. ^ Хруска, Джоэл (14 ноября 2008 г.). «AMD Fusion перенесена на 2011 год». Ars Technica.
  4. ^ "Intel Software Network". Intel. Архивировано из оригинал на 2008-04-07. Получено 2008-04-05.
  5. ^ «AMD и Intel несовместимы - что делать?». Форумы разработчиков AMD. Получено 2012-08-10.
  6. ^ "Руководство программиста по архитектуре AMD64, том 4: 128-битные и 256-битные мультимедийные инструкции" (PDF). AMD. 22 декабря 2010 г.
  7. ^ "Достижение баланса". Дэйв Кристи, блоги разработчиков AMD. Архивировано из оригинал на 2013-11-09. Получено 2012-08-10.