Логический уровень - Logic level
В цифровые схемы, а логический уровень является одним из конечного числа состояния который цифровой сигнал может обитать. Логические уровни обычно представлены Напряжение разница между сигналом и земля, хотя существуют и другие стандарты. Диапазон уровней напряжения, которые представляют каждое состояние, зависит от логическая семья быть использованным.
2-х уровневая логика
В двоичной логике два уровня логический высокий и логический минимум, которые обычно соответствуют двоичные числа 1 и 0 соответственно. Сигналы с одним из этих двух уровней могут использоваться в логическая алгебра для проектирования или анализа цифровых схем.
Активное состояние
Использование верхнего или нижнего уровня напряжения для представления любого логического состояния является произвольным. Два варианта: активный высокий и активный минимум. Состояния активный-высокий и активный-низкий могут быть смешаны по желанию: например, только для чтения памяти интегральная схема может иметь сигнал выбора кристалла, который имеет низкий активный уровень, но биты данных и адреса обычно имеют высокий активный уровень. Иногда логическая схема упрощается путем инвертирования выбора активного уровня (см. Законы де Моргана ).
| Логический уровень | Активно-высокий сигнал | Активно-низкий сигнал |
|---|---|---|
| Логический высокий | 1 | 0 |
| Логический низкий | 0 | 1 |
Исторически название сигнала активного низкого уровня записывается с полосой над ним, чтобы отличить его от сигнала активного высокого уровня. Например, название Q, читается как «Q bar» или «Q not», представляет собой активный низкий сигнал. Обычно используются следующие условные обозначения:
- бар выше (Q)
- ведущая косая черта (/ Q)
- префикс или суффикс n в нижнем регистре (nQ или Q_n)
- конечный # (Q #), или
- суффикс "_B" или "_L" (Q_B или Q_L).[1]
Многие управляющие сигналы в электронике являются сигналами активного низкого уровня. [2] (обычно строки сброса, строки выбора микросхемы и т. д.). Семейства логики, такие как TTL могут потреблять больше тока, чем могут дать, поэтому разветвление и помехозащищенность увеличивать. Это также позволяет проводное ИЛИ логика, если логические ворота открытый коллектор /открытый сток с подтягивающим резистором. Примеры этого: I²C автобус и Сеть контроллеров (CAN), а Локальная шина PCI.
Некоторые сигналы имеют значение в обоих состояниях, и обозначения могут указывать на это. Например, обычно линия чтения / записи обозначается R /W, указывая, что сигнал высокий в случае чтения и низкий в случае записи.
Уровни логического напряжения
Два логических состояния обычно представлены двумя разными напряжениями, но двумя разными токи используются в некоторой логической сигнализации, например интерфейс цифровой токовой петли и логика текущего режима. Для каждого логического семейства указаны верхний и нижний пороги. Когда ниже нижнего порога, сигнал «низкий». Когда выше верхнего порога, сигнал "высокий". Промежуточные уровни не определены, поэтому поведение схемы сильно зависит от реализации.
Обычно допускаются некоторые допуски в используемых уровнях напряжения; например, от 0 до 2 вольт может представлять логический 0, а от 3 до 5 вольт - логический 1. Напряжение от 2 до 3 вольт будет недопустимым и возникнет только в случае отказа или во время перехода логического уровня. Однако немногие логические схемы могут обнаружить такое состояние, и большинство устройств интерпретируют сигнал просто как высокий или низкий неопределенным или зависящим от устройства способом. Некоторые логические устройства включают Триггер Шмитта входы, поведение которых намного лучше определяется в пороговой области и имеют повышенную устойчивость к небольшим изменениям входного напряжения. Задача разработчика схемы состоит в том, чтобы избежать обстоятельств, которые создают промежуточные уровни, чтобы схема работала предсказуемо.
| Технологии | L напряжение | H напряжение | Примечания |
|---|---|---|---|
| CMOS[3] | От 0 В до 1/3 ВDD | 2/3 ВDD к VDD | VDD = напряжение питания |
| TTL[3] | От 0 В до 0,8 В | От 2 В до ВCC | VCC = 5 В ± 10% |
Почти все цифровые схемы используют согласованный логический уровень для всех внутренних сигналов. Однако этот уровень варьируется от одной системы к другой. Для соединения любых двух логических семейств часто требовались специальные методы, такие как дополнительные подтягивающие резисторы или специализированные интерфейсные схемы, известные как переключатели уровня. А переключатель уровня соединяет одну цифровую схему, которая использует один логический уровень, с другой цифровой схемой, которая использует другой логический уровень. Часто используются два переключателя уровня, по одному на каждую систему: линейный драйвер преобразует внутренние логические уровни в стандартные линейные уровни интерфейса; линейный приемник преобразует уровни интерфейса во внутренние уровни напряжения.
Например, TTL уровни отличаются от уровней CMOS. Как правило, выход TTL не поднимается достаточно высоко, чтобы его можно было надежно распознать как логическую 1 входом CMOS, особенно если он подключен только к входу CMOS с высоким входным сопротивлением, который не является источником значительного тока. Эта проблема была решена изобретением семейства устройств 74HCT, использующих технологию CMOS, но с логическими уровнями входа TTL. Эти устройства работают только с источником питания 5 В.
3-х уровневая логика
В логика с тремя состояниями, устройство вывода может находиться в одном из трех возможных состояний: 0, 1 или Z, последнее значение высокий импеданс. Это не логический уровень, но означает, что выход не контролирует состояние подключенной цепи.
4-х уровневая логика
4-уровневая логика добавляет четвертое состояние, X («безразлично»), что означает, что значение сигнала неважно и не определено. Это означает, что вход не определен, или выходной сигнал может быть выбран для удобства реализации (см. Карта Карно § Все равно ).
9-уровневая логика
IEEE 1164 определяет 9 логических состояний для использования в автоматизация проектирования электроники. Стандарт включает сильные и слабые сигналы, высокий импеданс, неизвестные и неинициализированные состояния.
Многоуровневая логика
В твердотельных запоминающих устройствах многоуровневая ячейка хранит данные с использованием нескольких напряжений. Для хранения n бит в одной ячейке необходимо, чтобы устройство надежно различало 2п различные уровни напряжения.
Смотрите также
Рекомендации
- ^ «Рекомендации по стилю кодирования» (PDF). Xilinx. Получено 2017-08-17.
- ^ Балч, Марк (2003). Полный цифровой дизайн: подробное руководство по цифровой электронике и архитектуре компьютерных систем. McGraw-Hill Professional. п. 430. ISBN 978-0-07-140927-8.
- ^ а б «Уровни напряжения логического сигнала». Все о схемах. Получено 2015-03-29.