Контроллер памяти - Memory controller

В контроллер памяти представляет собой цифровую схему, которая управляет потоком данных, поступающих на компьютер и обратно. основная память. Контроллер памяти может быть отдельной микросхемой или интегрирован в другую микросхему, например размещаться на том же умереть или как неотъемлемая часть микропроцессор; в последнем случае его обычно называют встроенный контроллер памяти (IMC). Контроллер памяти иногда также называют контроллер микросхемы памяти (MCC)[1] или блок контроллера памяти (MCU).[2]

Распространенной формой контроллера памяти является блок управления памятью (MMU), который во многих операционных системах, таких как Unix, реализует виртуальная адресация.

История

Большинство современных микропроцессоров настольных или рабочих станций используют встроенный контроллер памяти (IMC), включая микропроцессоры от Intel, AMD, и построенные вокруг ARM архитектура.

До K8 (около 2003 г.), AMD микропроцессоры имели контроллер памяти, реализованный на их материнской плате Северный мост. В K8 и более поздних версиях AMD использовала встроенный контроллер памяти.[3] Аналогично, пока Nehalem (около 2008 г.), Intel микропроцессоры использовали контроллеры памяти, реализованные на северном мосту материнской платы. Nehalem и позже перешли на интегрированный контроллер памяти.[4]

Другие примеры микропроцессоры это использование интегрированные контроллеры памяти включают IBM с МОЩНОСТЬ5, и Sun Microsystems с UltraSPARC T1.

В то время как встроенный контроллер памяти может повысить производительность системы, например, за счет уменьшения задержка памяти, он привязывает микропроцессор к определенному типу (или типам) памяти, что приводит к изменению конструкции для поддержки новых технологий памяти. Когда DDR2 SDRAM был представлен, AMD выпустила новые процессоры Athlon 64. Эти новые модели с контроллером DDR2 используют другой физический разъем (известный как Разъем AM2 ), поэтому они подходят только для материнских плат, предназначенных для нового типа оперативной памяти. Когда контроллер памяти не установлен на кристалле, тот же ЦП может быть установлен на новой материнской плате с обновленным Северный мост.

Некоторые микропроцессоры 1990-х годов, такие как DEC Альфа 21066 и HP PA-7300LC, имел встроенные контроллеры памяти; однако это было реализовано не для повышения производительности, а для снижения стоимости систем за счет устранения необходимости во внешнем контроллере памяти.

В некоторых процессорах контроллеры памяти предназначены для использования в качестве специальных внешних компонентов, не входящих в набор микросхем. Пример - IBM МОЩНОСТЬ8, который использует внешние Кентавр чипы, которые установлены на DIMM модули и действуют как буферы памяти, Кэш L4 микросхемы, а также собственно контроллеры памяти. Первая версия чипа Centaur использовала память DDR3, но позже была выпущена обновленная версия, которая может использовать DDR4.[5]

Цель

Контроллеры памяти содержат логику, необходимую для чтения и записи в DRAM, и чтобы «обновить» DRAM. Без постоянных обновлений DRAM потеряет записанные в нее данные, поскольку конденсаторы утечка их обвинять в течение доли секунды (не более 64 миллисекунд согласно JEDEC стандарты).

Чтение и запись в DRAM выполняется путем выбора адресов данных строки и столбца DRAM в качестве входных данных для мультиплексор цепь, где демультиплексор в DRAM использует преобразованные входные данные для выбора правильного места в памяти и возврата данных, которые затем передаются обратно через мультиплексор для консолидации данных с целью уменьшения ширины шины, необходимой для работы.

Ширина шины - это количество параллельных линий, доступных для связи с ячейкой памяти. Ширина шины контроллеров памяти составляет от 8 бит в более ранних системах до 512-битных в более сложных системах и видеокартах (обычно реализовано как четыре 64-битный одновременные контроллеры памяти, работающие параллельно, хотя некоторые из них предназначены для работы в "групповом режиме", когда два 64-разрядных контроллера памяти могут использоваться для доступа к 128 бит запоминающее устройство).

Некоторые контроллеры памяти, такие как интегрированный в PowerQUICC II, включая обнаружение и исправление ошибок аппаратное обеспечение.[6]

Безопасность

Несколько экспериментальных контроллеров памяти (в основном ориентированных на рынок серверов, где защита данных требуется по закону) содержат второй уровень трансляции адресов в дополнение к первому уровню трансляции адресов, выполняемой процессором. блок управления памятью.[7]

Контроллеры памяти интегрированы в некоторые Intel Core процессоры также предоставляют скремблирование памяти как функция, которая превращает пользовательские данные, записанные в основную память, в псевдослучайный узоры.[8][9]

Скремблирование памяти (в теории криптографии) должно предотвращать судебно-медицинский и разобрать механизм с целью понять, как это работает анализ на основе Остаточность данных DRAM эффективно отрисовывая различные типы атаки холодной загрузки неэффективен. В текущей практике этого добиться не удалось.

Однако скремблирование памяти было разработано только для решения электрических проблем, связанных с DRAM. Стандарты скремблирования памяти конца 2010-х годов не устраняют и не предотвращают проблемы или проблемы безопасности. Стандарты скремблирования памяти 2010-х годов не являются криптографически безопасными, не обязательно имеют открытый исходный код или открыты для публичного пересмотра или анализа.[10]

У ASUS и Intel есть свои стандарты скремблирования памяти. В настоящее время материнские платы ASUS позволяют пользователю выбирать, какие стандарты скремблирования памяти использовать [ASUS или Intel], или полностью отключить эту функцию.

Варианты

Память с двойной скоростью передачи данных

Двойная скорость передачи данных (DDR) контроллеры памяти используются для управления DDR SDRAM, где данные передаются как по нарастающему, так и по спаду тактовой частоты системной памяти. Контроллеры памяти DDR значительно сложнее по сравнению с контроллерами с одной скоростью передачи данных.[нужна цитата ], но они позволяют передавать вдвое больше данных без увеличения тактовой частоты ячейки памяти или ширины шины.

Двухканальная память

Двойной канал контроллеры памяти - это контроллеры памяти, в которых устройства DRAM разделены на две разные шины, чтобы контроллер (ы) памяти мог обращаться к ним параллельно. Это удваивает теоретическую пропускную способность шины. Теоретически можно построить больше каналов (идеальным решением был бы канал для каждой ячейки DRAM), но из-за количества проводов, емкость линии, и необходимость в параллельных линиях доступа одинаковой длины, добавить больше каналов очень сложно.

Полностью буферизованная память

Основная статья: DIMM с полной буферизацией

Системы с полностью буферизованной памятью размещают буферное устройство памяти на каждом модуль памяти (называется FB-DIMM когда используется ОЗУ с полной буферизацией), которые, в отличие от традиционных устройств контроллера памяти, используют последовательный канал передачи данных к контроллеру памяти вместо параллельного канала, который использовался в предыдущих проектах ОЗУ. Это уменьшает количество проводов, необходимых для размещения устройств памяти на материнской плате (что позволяет использовать меньшее количество слоев, что означает, что на одной плате может быть размещено больше устройств памяти) за счет увеличения задержки (времени необходимо для доступа к ячейке памяти). Это увеличение связано со временем, необходимым для преобразования параллельной информации, считанной из ячейки DRAM, в последовательный формат, используемый контроллером FB-DIMM, и обратно в параллельную форму в контроллере памяти на материнской плате.

Теоретически буферное устройство памяти FB-DIMM может быть построено для доступа к любым ячейкам DRAM, что позволяет использовать независимый от ячеек памяти дизайн контроллера памяти, но это не было продемонстрировано, поскольку технология находится в зачаточном состоянии.

Контроллер флэш-памяти

Основная статья: Контроллер флэш-памяти

Много флэш-память устройства, такие как карты памяти USB, включают контроллер флэш-памяти на чипе. Доступ к флеш-памяти по своей природе медленнее, чем к ОЗУ, и она часто становится непригодной для использования после нескольких миллионов циклов записи, что обычно делает ее непригодной для приложений с ОЗУ.

Смотрите также

Рекомендации

  1. ^ Руководство по сертификационному экзамену Comptia A +, седьмое издание, составленное Майком Мейерсом, в глоссарии, внизу страницы 1278: «Чип, который обрабатывает запросы памяти от ЦП».
  2. ^ Чистый, Адам Г. (2004-12-04). Максимальное повышение производительности и масштабируемости с помощью IBM WebSphere. ISBN  9781590591307. Получено 6 февраля 2015.
  3. ^ Фрис, Ганс де. «Chip Architect: Архитектура микропроцессоров AMD нового поколения». www.chip-architect.com. Получено 2018-03-17.
  4. ^ Торрес, Габриэль (26 августа 2008 г.). «Внутри микроархитектуры Intel Nehalem». Аппаратные секреты. п. 2. Получено 7 сентября 2017.
  5. ^ Прикетт Морган, Тимоти (17 октября 2016 г.). «IBM предлагает память DDR4 для систем питания» (HTML). IT джунгли. п. 1. Получено 2017-09-07.
  6. ^ «Контроллер памяти»
  7. ^ Это функция безопасности, поскольку она позволяет операционной системе обеспечивать лучшую защиту отдельно от использования бита для запрета выполнения произвольного кода в (системной и / или пользовательской) областях памяти RAM. Джон Картер, Уилсон Хси, Ли Столлер, Марк Свенсони, Ликсин Чжан и др."Impulse: создание более умного контроллера памяти".
  8. ^ «Семейство процессоров Intel Core 2-го поколения для настольных ПК, семейство процессоров Intel Pentium для настольных ПК и семейство процессоров Intel Celeron для настольных ПК» (PDF). Июнь 2013. с. 23. Получено 2015-11-03.
  9. ^ «Семейство процессоров Intel Core 2-го поколения для мобильных устройств и семейство процессоров Intel Celeron для мобильных устройств» (PDF). Сентябрь 2012. с. 24. Получено 2015-11-03.
  10. ^ Игорь Скочинский (12.03.2014). «Секрет Intel Management Engine». SlideShare. стр. 26–29. Получено 2014-07-13.

внешняя ссылка