Четырехфазная логика - Four-phase logic

Четырехфазная логика это тип и методология проектирования для динамическая логика. Это позволило инженерам-неспециалистам разрабатывать довольно сложные ИС, используя либо PMOS или же NMOS процессы. Он использует своего рода 4-фазный тактовый сигнал.

История

Р. К. «Боб» Бухер, инженер в Автонетика, изобрел четырехфазную логику и передал идею Фрэнк Ванласс в Fairchild Semiconductor; Ванласс продвигал эту логическую форму на Общий инструмент Подразделение микроэлектроники.[1]Бухер сделал первый рабочий четырехфазный чип Autonetics. Интегратор DDA в феврале 1966 г .; позже он разработал несколько микросхем и построил Автонетика Бортовой компьютер D200, использующий эту технику.[2]

В апреле 1967 года Джоэл Карп и Элизабет де Атли опубликовали статью «Используйте четырехфазную логику MOS IC» в Электронный дизайн журнал.[3]В том же году Коэн, Рубинштейн и Ванласс опубликовали «Четырехфазные тактовые системы MTOS».[4]Ванласс был директором по исследованиям и разработкам в General Instrument Microelectronics Division в Нью-Йорке с момента своего ухода. Fairchild Semiconductor в 1964 г.

Ли Бойсел, ученик Ванласса[5]и дизайнер в Fairchild Semiconductor, а позже основатель Четырехфазные системы, выступил с докладом "последние новости" о четырехфазном 8-битном сумматоре в октябре 1967 года на конференции International Electron Devices.[6]Дж. Л. Сили, менеджер отдела МОП-операций в General Instrument Microelectronics Division, также писал о четырехфазной логике в конце 1967 года.[7]

В 1968 году Бойсель опубликовал статью «Сумматор на микросхеме: LSI помогает снизить стоимость малых машин» в Электроника журнал;[8]В том же году появляются четырехфазные статьи Я. Т. Йена.[9][10]Вскоре последовали и другие документы.[11]

Бойсель вспоминает, что четырехфазная динамическая логика позволила ему достичь 10-кратной плотности упаковки, 10-кратной скорости и 1/10 мощности по сравнению с другими методами MOS, которые использовались в то время (металлические ворота насыщенная нагрузка Логика PMOS ), используя процесс MOS первого поколения в Fairchild.[12]

Структура

В основном существует два типа логических вентилей - вентиль «1» и вентиль «3». Они отличаются только фазами тактового сигнала, используемыми для их управления. У ворот может быть любая логическая функция; таким образом, потенциально все ворота имеют индивидуальную планировку. Пример 2-входного затвора NAND 1 и затвора инвертора 3 вместе с их фазами тактовой частоты (в примере используются транзисторы NMOS) показаны ниже:

4phase.jpg

Часы ϕ1 и ϕ3 не должны перекрываться, как и часы ϕ2 и ϕ4. Рассматривая ворота 1, в течение максимального времени ϕ1 часов (также известного как предварительная зарядка время) выход C предварительно заряжается до V (ϕ1) −Vth, где Vth представляет собой порог срабатывания транзистора предварительного заряда. В течение следующей четверти тактового цикла ( образец время), когда ϕ1 низкий, а ϕ2 высокий, C либо остается высоким (если A или B низкие), либо C разряжается с низким уровнем (если A и B высокие).

Входы A и B должны быть стабильными в течение этого времени выборки. Выход C становится действительным в течение этого времени - и поэтому выход с 1 вентилем не может управлять входами с 1 вентилем. Следовательно, 1 ворота должны кормить 3 ворот, а они, в свою очередь, должны кормить 1 ворота.

Еще одна полезная вещь - 2 и 4 ворот. Два затвора предварительно заряжаются на ϕ1, а отсчеты на ϕ3:

2gate.png

и 4 затвора с предварительной зарядкой на ϕ3 и выборки на ϕ1.

Правила соединения ворот следующие: 1 ворота могут управлять 2 воротами и / или 3 воротами; 2 ворот могут управлять только 3 воротами, 3 ворот могут управлять 4 воротами и / или 1 воротами, 4 ворот могут управлять только 1 воротами:

4phase circle.svg

использование

Четырехфазная логика работает хорошо; в частности, нет никаких расовых опасностей, потому что каждый комбинационная логика ворота включают регистр. Стоит отметить, что разводка не требует подключения каких-либо блоков питания - только линии синхронизации. Кроме того, поскольку техника проектирования безразмерна (см. статическая логика), во многих конструкциях можно использовать транзисторы минимального размера.

Есть некоторые сложности:

  • Выход затвора динамический. Это означает, что его состояние поддерживается емкостью на выходе затвора. Но выходная дорожка может пересекать линии тактовых импульсов и другие выходы затвора, каждый из которых может изменять заряд конденсатора. Чтобы выходное напряжение затвора оставалось на каком-то безопасном уровне 0 или 1 в течение цикла, необходимо рассчитать величину изменения и, при необходимости, добавить дополнительную (диффузионную) емкость к выходному узлу.
  • Для заданного напряжения питания, процесса и тактовой частоты разработчик должен выполнить некоторые расчеты, чтобы инженеры по компоновке могли, в свою очередь, выполнить свои расчеты для определения «нарастающей» емкости, необходимой для каждого затвора. Для затвора с большой емкостной нагрузкой могут потребоваться входные транзисторы больше минимума (для того, чтобы нагрузка могла быть разряжена вовремя). Это, в свою очередь, увеличивает нагрузку на ворота, управляя входами этих ворот. Таким образом, может случиться так, особенно в высокочастотных конструкциях, что размер ворот будет продолжать увеличиваться, если заданная скорость слишком агрессивна.

Эволюция

С появлением CMOS, транзистор предварительной зарядки может быть заменен на дополнение к типу логического транзистора, что позволяет выходу затвора быстро заряжаться вплоть до высокого уровня линии синхронизации, тем самым улучшая скорость, размах сигнала, потребляемую мощность и запас шума. Этот метод используется в логика домино.

Рекомендации

  1. ^ Росс Нокс Бассетт (2007). К веку цифровых технологий: исследовательские лаборатории, начинающие компании и развитие MOS-технологий. JHU Press. С. 129–130. ISBN  978-0-8018-8639-3.
  2. ^ Р. К. Бухер "MOS GP Компьютер, "afips, стр. 877, 1968 Труды осенней совместной компьютерной конференции, 1968 г.
  3. ^ Бернард Финн; Роберт Бад; Хельмут Тришлер (2000). Открытие электроники. CRC Press. п. 133. ISBN  978-90-5823-057-7.
  4. ^ Л. Коэн; Р. Рубенстин; Ф. Ванласс (1–3 ноября 1967 г.), «Четырехфазные тактовые системы MTOS», Запись Северо-восточного совещания по исследованиям и проектированию электроники (NEREM), 9, стр. 170–171
  5. ^ Росс Нокс Бассетт (2007). К веку цифровых технологий: исследовательские лаборатории, начинающие компании и развитие MOS-технологий. JHU Press. п. 122. ISBN  978-0-8018-8639-3.
  6. ^ Л. Бойзель; Дж. Келли; Р. Коул (октябрь 1967 г.), "8-разрядный параллельный накопитель MOS / LSI", Международная конференция по электронным устройствам (IEDM), 15 (6), стр. 2–3, Bibcode:1968 год ... 15..410B, Дои:10.1109 / T-ED.1968.16205
  7. ^ Дж. Л. Сили (март 1967 г.). «Достижения в современной технологии устройств MOS». Твердотельная технология. 10: 55–62. ISBN  9780070231498.
  8. ^ Ли Л. Бойсел (18 марта 1968 г.). «Сумматор на микросхеме: LSI помогает снизить стоимость небольших машин». Электроника. 18: 119–123.
  9. ^ Ю. Т. Йен (1968) "Математическая модель, характеризующая четырехфазные МОП схемы для логического моделирования" Транзакции IEEE на компьютерах: C-17 сентября 1968 г.
  10. ^ Ю. Т. Йен (1968) "Проблемы с периодическими отказами четырехфазных МОП схем" Журнал IEEE по твердотельным схемам: СК-4 № 3 июнь. 1969 г.
  11. ^ Хатт Р. Дж., Джекетс А. Э. и Джарвис Д. Б. из ассоциированных производителей полупроводников "Четырехфазные логические схемы с использованием интегрированных транзисторов m-o-s" Техническая коммуникация Mullard: № 99 май 1969 г.
  12. ^ Ли Бойсел (10.12.2007). «Заработай свой первый миллион (и другие советы начинающим предпринимателям)». Презентация EECS США / Записи ЕЭК. Архивировано из оригинал 15 ноября 2012 г. Проверить значения даты в: | дата = (помощь)