Логика NMOS - NMOS logic

Логика металл-оксид-полупроводник N-типа использует n-тип (-) МОП-транзисторы (металл-оксид-полупроводник полевые транзисторы ) реализовать логические ворота и другие цифровые схемы. Эти nMOS-транзисторы работают, создавая инверсионный слой в р-тип корпус транзистора. Этот инверсионный слой, называемый n-каналом, может проводить электроны между n-тип терминалы «исток» и «сток». N-канал создается путем подачи напряжения на третий вывод, называемый затвором. Как и другие полевые МОП-транзисторы, n-МОП-транзисторы имеют четыре режима работы: отсечка (или подпороговая), триод, насыщение (иногда называемое активным) и насыщение по скорости.

Обзор

MOS означает металл-оксид-полупроводник, отражая способ изготовления МОП-транзисторов, преимущественно до 1970-х годов, с металлическими затворами, как правило, из алюминия. Однако примерно с 1970 года в большинстве МОП-схем использовались самовыравнивающиеся ворота сделано из поликристаллический кремний, технология, впервые разработанная Федерико Фаггин в Fairchild Semiconductor. Эти силиконовые ворота все еще используются в большинстве типов полевых МОП-транзисторов. интегральные схемы, хотя ворота металлические (Al или Cu ) начали появляться снова в начале 2000-х годов для определенных типов высокоскоростных схем, таких как высокопроизводительные микропроцессоры.

МОП-транзисторы n-типа режим улучшения транзисторы, расположенные в так называемой «нисходящей сети» (PDN) между выходом логического элемента и отрицательным напряжением питания (обычно землей). А подтянуться (т.е. «нагрузка», которую можно представить как резистор, см. ниже) помещается между положительным напряжением питания и каждым выходом логического элемента. Любые логический вентиль, в том числе логический инвертор, затем может быть реализован путем проектирования сети параллельных и / или последовательных цепей, так что если желаемый выход для определенной комбинации логический входные значения нуль (или ложный ), PDN будет активен, что означает, что по крайней мере один транзистор обеспечивает прохождение тока между отрицательным источником питания и выходом. Это вызывает падение напряжения на нагрузке и, следовательно, низкое напряжение на выходе, представляющее собой нуль.

NMOS NOR С РЕЗИСТИВНОЙ НАГРУЗКОЙ.PNG

В качестве примера вот НИ гейт реализован в схематическом NMOS. Если на входе A или B высокий уровень (логическая 1 = True), соответствующий МОП-транзистор действует как очень низкое сопротивление между выходом и отрицательным источником питания, заставляя выход быть низким (логический 0, = False). Когда оба транзистора A и B имеют высокий уровень, оба транзистора являются проводящими, создавая путь к земле с еще меньшим сопротивлением. Единственный случай, когда на выходе высокий уровень, - это когда оба транзистора выключены, что происходит только тогда, когда оба A и B имеют низкий уровень, таким образом удовлетворяя таблице истинности логического элемента ИЛИ-НЕ:

АBА НИ Б
001
010
100
110

МОП-транзистор может работать как резистор, поэтому вся схема может быть сделана только с n-канальными МОП-транзисторами. Цепи NMOS медленно переходят от низкого уровня к высокому. При переходе от высокого уровня к низкому транзисторы обеспечивают низкое сопротивление, и емкостной заряд на выходе очень быстро исчезает (аналогично разрядке конденсатора через очень низкий резистор). Но сопротивление между выходом и положительной шиной питания намного больше, поэтому переход от низкого к высокому уровню занимает больше времени (аналогично зарядке конденсатора через резистор высокого номинала). Использование резистора меньшего номинала ускорит процесс, но также увеличит рассеивание статической мощности. Однако лучший (и наиболее распространенный) способ сделать ворота быстрее - использовать режим истощения транзисторы вместо режим улучшения транзисторы в качестве нагрузки. Это называется логика NMOS с истощением нагрузки.

В течение многих лет схемы NMOS были намного быстрее, чем сопоставимые PMOS и CMOS схемы, в которых пришлось использовать гораздо более медленные транзисторы с каналом p-типа. Также было проще производить NMOS, чем CMOS, поскольку последняя должна была реализовать транзисторы с каналом p-типа в специальных n-лунках на p-подложке. Главный недостаток NMOS (и большинства других логические семьи ) состоит в том, что постоянный ток должен проходить через логический вентиль, даже если выход находится в устойчивое состояние (низкий в случае NMOS). Это означает статичность рассеяние мощности, т. е. потребление энергии, даже когда цепь не переключается. Аналогичная ситуация возникает в современных высокоскоростных КМОП-схемах с высокой плотностью (микропроцессоры и т. Д.), Которые также имеют значительный статический ток, хотя это происходит из-за утечки, а не смещения. Однако старые и / или более медленные схемы статической КМОП, используемые для ASIC, SRAM и т.д., как правило, имеют очень низкое статическое энергопотребление.

Кроме того, как и в DTL, TTL, ECL и т.д., асимметричные входные логические уровни делают схемы NMOS и PMOS более чувствительными к шумам, чем CMOS. Эти недостатки объясняют, почему CMOS логика теперь вытеснил большинство из этих типов в большинстве высокоскоростных цифровых схем, таких как микропроцессоры (несмотря на то, что CMOS изначально был очень медленным по сравнению с логические ворота построен с биполярные транзисторы ).

История

Смотрите также: Логика NMOS с истощением нагрузки § История и предыстория

В МОП-транзистор был изобретен египетским инженером Мохамед М. Аталла и корейский инженер Давон Канг в Bell Labs в 1959 г. и продемонстрировали в 1960 г.[1] Oни сфабрикованный устройства PMOS и NMOS с 20 мкм процесс. Однако устройства NMOS были непрактичными, и только устройства типа PMOS были практичными.[2]

В 1965 г. Чи-Тан Сах, Отто Лейстико и А.С. Роща в Fairchild Semiconductor изготовили несколько устройств NMOS с длинами каналов между 8 мкм и 65 мкм.[3] Дейл Л. Кричлоу и Роберт Х. Деннард в IBM также производили устройства NMOS в 1960-х годах. Первым продуктом IBM NMOS был микросхема памяти с 1 kb данные и 50–100 нс время доступа, которая начала массовое производство в начале 1970-х годов. Это привело к MOS полупроводниковая память замена ранее биполярный и память с ферритовым сердечником технологии в 1970-е годы.[4]

В самые ранние микропроцессоры в начале 1970-х были процессоры PMOS, которые первоначально доминировали в микропроцессор промышленность.[5] В 1973 г. NEC с мкКОМ-4 был ранним микропроцессором NMOS, изготовленным NEC LSI команда, состоящая из пяти исследователей во главе с Сохичи Судзуки.[6][7] К концу 1970-х годов микропроцессоры NMOS обогнали процессоры PMOS.[5] CMOS микропроцессоры были представлены в 1975 году.[5][8][9] Однако процессоры CMOS не стали доминирующими до 1980-х годов.[5]

КМОП изначально была медленнее, чем логика NMOS, поэтому в 1970-х годах NMOS более широко использовалась для компьютеров.[10] В Intel 5101 (1 kb SRAM ) Чип памяти CMOS (1974 г.) имел время доступа из 800 нс,[11][12] тогда как самый быстрый чип NMOS в то время, Intel 2147 (4 кб SRAM) HMOS микросхема памяти (1976 г.), время доступа 55/70 нс[10][12] В 1978 г. Hitachi Исследовательская группа под руководством Тошиаки Масухара представила двухлуночный процесс Hi-CMOS с его HM6147 (4 kb SRAM) микросхема памяти, изготовленная с 3 мкм процесс.[10][13] Чип Hitachi HM6147 смог соответствовать производительности (55/70 нс) чипа Intel 2147 HMOS, тогда как HM6147 также потребляет значительно меньше энергии (15 мА ), чем 2147 (110 мА). Обладая сопоставимой производительностью и гораздо меньшим энергопотреблением, двухканальный CMOS процесс в конечном итоге обогнал NMOS как наиболее распространенный. процесс производства полупроводников для компьютеров в 1980-х.[10]

В 1980-х годах микропроцессоры CMOS обогнали микропроцессоры NMOS.[5]

Смотрите также

  • Логика PMOS
  • Логика NMOS с истощением нагрузки (включая процессы, называемые HMOS (MOS высокой плотности, короткие каналы), HMOS-II, HMOS-III и т. д. Семейство высокопроизводительных производственных процессов для логических схем NMOS с истощающей нагрузкой, которые были разработаны Intel в конце 1970-х и использовались в течение многих лет. CMOS производственные процессы, такие как ХМОС, CHMOS-II, CHMOS-III и др. Произошли непосредственно от этих NMOS-процессов.

использованная литература

  1. ^ «1960 - Демонстрация металлооксидного полупроводникового (МОП) транзистора». Кремниевый двигатель. Музей истории компьютеров.
  2. ^ Лойек, Бо (2007). История полупроводниковой техники. Springer Science & Business Media. С. 321–3. ISBN  9783540342588.
  3. ^ Сах, Чжи-Тан; Лейстико, Отто; Гроув, А. С. (май 1965 г.). «Подвижность электронов и дырок в инверсионных слоях на термически окисленных поверхностях кремния». Транзакции IEEE на электронных устройствах. 12 (5): 248–254. Bibcode:1965 год ... 12..248л. Дои:10.1109 / T-ED.1965.15489.
  4. ^ Кричлоу, Д. Л. (2007). «Воспоминания о масштабировании MOSFET». Информационный бюллетень IEEE Solid-State Circuits Society. 12 (1): 19–22. Дои:10.1109 / N-SSC.2007.4785536.
  5. ^ а б c d е Кун, Келин (2018). «CMOS и не только CMOS: проблемы масштабирования». Материалы с высокой мобильностью для приложений CMOS. Woodhead Publishing. п. 1. ISBN  9780081020623.
  6. ^ «1970-е: Развитие и эволюция микропроцессоров» (PDF). Японский музей истории полупроводников. Получено 27 июн 2019.
  7. ^ «NEC 751 (uCOM-4)». Страница коллекционера антикварных фишек. Архивировано из оригинал на 2011-05-25. Получено 2010-06-11.
  8. ^ Кушман, Роберт Х. (20 сентября 1975 г.). «Микропроцессоры 2-1 / 2-го поколения - 10 долларов США, которые работают как младшие мини» (PDF). EDN. Архивировано из оригинал (PDF) 24 апреля 2016 г.. Получено 15 сентября 2019.
  9. ^ «CDP 1800 мкП, коммерчески доступный» (PDF). Микрокомпьютерный дайджест. 2 (4): 1–3. Октябрь 1975 г.
  10. ^ а б c d «1978: Двухлуночная быстрая CMOS SRAM (Hitachi)» (PDF). Японский музей истории полупроводников. Архивировано из оригинал (PDF) 5 июля 2019 г.. Получено 5 июля 2019.
  11. ^ "Кремниевый затвор MOS 2102A". Intel. Получено 27 июн 2019.
  12. ^ а б «Хронологический список продуктов Intel. Продукты отсортированы по дате» (PDF). Музей Intel. Корпорация Intel. Июль 2005 г. Архивировано с оригинал (PDF) 9 августа 2007 г.. Получено 31 июля, 2007.
  13. ^ Масухара, Тошиаки; Минато, О .; Сасаки, Т .; Sakai, Y .; Кубо, М .; Ясуи, Т. (1978). «Высокоскоростное статическое ОЗУ Hi-CMOS 4K с низким энергопотреблением». 1978 Международная конференция по твердотельным схемам IEEE. Сборник технических статей. XXI: 110–111. Дои:10.1109 / ISSCC.1978.1155749.