Размещение (автоматизация электронного проектирования) - Placement (electronic design automation)

Размещение это важный шаг в автоматизация проектирования электроники - часть процесса физического проектирования, которая назначает точные местоположения для различных компонентов схемы в области ядра микросхемы. Назначение низшего места размещения повлияет не только на чип производительности, но также может сделать его непроизводимым из-за чрезмерной длины провода, которая недоступна маршрутизация Ресурсы. Следовательно, заказчик должен выполнять назначение, оптимизируя ряд целей, чтобы гарантировать, что схема соответствует своим требованиям к производительности. В совокупности этапы размещения и маршрутизации конструкции ИС известны как место и маршрут.

Россыпь берет заданную синтезированную схему список соединений вместе с технологической библиотекой и создает действующий макет размещения. Макет оптимизирован в соответствии с вышеупомянутыми целями и готов к изменению размера ячеек и буферизации - шаг, необходимый для время и целостность сигнала удовлетворение. Часы-дерево синтез и Маршрутизация следовать, завершая процесс физического проектирования. Во многих случаях части или весь процесс физического проектирования повторяются несколько раз, пока закрытие дизайна Достигнут.

В случае специализированные интегральные схемы, или ASIC, область компоновки ядра чипа состоит из ряда рядов с фиксированной высотой, с некоторыми или без промежутков между ними. Каждая строка состоит из нескольких участков, которые могут быть заняты компонентами схемы. Бесплатный сайт - это сайт, который не занят никакими компонентами. Компоненты схемы представляют собой стандартные ячейки, макроблоки или площадки ввода / вывода. Стандартные ячейки имеют фиксированную высоту, равную высоте строки, но переменную ширину. Ширина ячейки - это целое число участков. С другой стороны, блоки обычно больше ячеек и имеют переменную высоту, что позволяет растягивать несколько строк. Некоторые блоки могут иметь заранее назначенные местоположения - скажем, из предыдущего процесса планирования этажа - что ограничивает задачу укладчика назначением местоположений только для ячеек. В этом случае блоки обычно называются фиксированными блоками. В качестве альтернативы, некоторые или все блоки могут не иметь заранее назначенных местоположений. В этом случае они должны быть размещены вместе с ячейками в том, что обычно называется размещением в смешанном режиме.

В дополнение к ASIC, размещение сохраняет свое первостепенное значение в структурах массива ворот, таких как программируемые вентильные матрицы (ПЛИС). В ПЛИС размещение сопоставляет подсхемы схемы в программируемые логические блоки ПЛИС таким образом, чтобы гарантировать завершение последующего этапа маршрутизации.

Цели и ограничения

Размещение обычно формулируется как проблема ограниченная оптимизация. Ограничение состоит в том, чтобы удалить перекрытия между всеми экземплярами в списке соединений. Цели оптимизации могут быть множественными, которые обычно включают:

  • Общая длина провода: Сведение к минимуму общей длины проводов или суммы длин всех проводов в конструкции - основная цель большинства существующих россыпей. Это не только помогает минимизировать размер кристалла и, следовательно, стоимость, но также минимизирует мощность и задержку, которые пропорциональны длине провода (это предполагает, что в длинные провода вставлена ​​дополнительная буферизация; это делают все потоки современного дизайна).
  • Время: The Часы Цикл микросхемы определяется задержкой самого длинного пути, обычно называемого критическим путем. Учитывая спецификацию производительности, укладчик должен гарантировать, что не существует пути с задержкой, превышающей максимальную заданную задержку.
  • Скопление: Несмотря на то, что необходимо минимизировать общую длину проводов для соответствия общим ресурсам маршрутизации, необходимо также обеспечить соответствие ресурсов маршрутизации в различных локальных областях основной области чипа. Перегруженный регион может привести к чрезмерным объездным маршрутам или сделать невозможным прохождение всех маршрутов.
  • Мощность: Минимизация мощности обычно включает в себя распределение местоположений компонентов ячеек для снижения общего энергопотребления, устранения горячих точек и сглаживания температурных градиентов.
  • Второстепенная цель - размещение время выполнения минимизация.

Базовые техники

Размещение делится на глобальное и детальное размещение. Глобальное размещение вносит кардинальные изменения, распределяя все экземпляры в соответствующие места в глобальном масштабе с небольшими допустимыми перекрытиями. Детальное размещение перемещает каждый экземпляр в близлежащее юридическое место с очень умеренным изменением макета. Размещение и общее качество дизайна больше всего зависят от общей производительности размещения.

Вначале размещение интегральных схем осуществлялось комбинаторными подходами. Когда дизайн ИС был в масштабе тысячи ворот, имитация отжига[1] такие методологии, как TimberWolf[2] демонстрирует лучшую производительность. Когда дизайн ИС вошел в миллионную интеграцию, размещение было достигнуто рекурсивное разбиение гиперграфа[3] как Капо.[4]

Квадратичное размещение позже превзошел комбинаторные решения как по качеству, так и по стабильности. ГОРДИЕВ[5] формулирует стоимость длины провода как квадратичную функцию, в то же время разделяя ячейки посредством рекурсивного разделения. Алгоритм[6] моделирует плотность размещения как линейный член в квадратичной функции стоимости и решает проблему размещения с помощью чистого квадратичного программирования. Большинство современных квадратичных россыпей (KraftWerk,[7] Быстрое место,[8] SimPL[9]) следуют этой схеме, каждая с разными эвристиками того, как определить силу линейной плотности.

Нелинейное размещение обеспечивает лучшую производительность по сравнению с другими категориями алгоритмов. Подход в[10] first моделирует длину провода экспоненциальными (нелинейными) функциями, а плотность - локальными кусочно-квадратичными функциями, чтобы добиться большей точности и, следовательно, улучшения качества. Последующие академические работы в основном включают APlace[11] и NTUplace.[12]

ePlace[13] это современный алгоритм глобального размещения. Он распределяет экземпляры друг от друга, моделируя электростатическое поле, что приводит к минимальным накладным расходам на качество и, таким образом, обеспечивает наилучшую производительность.

Смотрите также

Рекомендации

  1. ^ С. Киркпатрик, К. Д. Дж. Мл. И М. П. Векки. Оптимизация путем имитации отжига. Наука, 220 (4598): 671–680, 1983.
  2. ^ К. Сечен и А. Сангиованни-Винчентелли. TimberWolf3.2: новый стандартный пакет размещения ячеек и глобальной маршрутизации. В DAC, страницы 432–439, 1986.
  3. ^ Джордж Карипис, Раджат Аггарвал, Випин Кумар и Шаши Шекхар. Многоуровневое разбиение гиперграфа: приложения в домене СБИС. В DAC, стр. 526 - 529, 1997.
  4. ^ Caldwell, A.E .; Kahng, A.B .; Марков, И. (Июнь 2000 г.). "Может ли рекурсивное деление пополам производить маршрутизируемые размещения? ". Материалы 37-й конференции по автоматизации проектирования.. С. 477–482.
  5. ^ Kleinhans, J.M .; Sigl, G .; Johannes, F.M .; Антрайх, К.Дж. (Март 1991 г.). «ГОРДИАН: Размещение СБИС методом квадратичного программирования и оптимизация нарезки». IEEE Transactions по автоматизированному проектированию интегральных схем и систем. 10 (3): 356–365. Дои:10.1109/43.67789. S2CID  15274014.
  6. ^ Х. Эйзенманн и Ф. М. Йоханнес. Общее глобальное размещение и планирование этажа. В DAC, страницы 269–274, 1998.
  7. ^ П. Шпиндлер, У. Шлихтманн и Ф. М. Йоханнес. Kraftwerk2 - Квадратичный подход к размещению с быстрым направлением силы с использованием точной сетевой модели. IEEE TCAD, 27 (8): 1398–1411, 2008.
  8. ^ Н. Вишванатан, М. Пан и Ч. Чу. FastPlace3.0: быстрый многоуровневый квадратичный алгоритм размещения с контролем перегрузки при размещении. В ASPDAC, страницы 135–140, 2007 г.
  9. ^ Kim, M.-C .; Ли Д.-Дж .; Марков И.Л. (Январь 2011 г.). «SimPL: эффективный алгоритм размещения». IEEE Transactions по автоматизированному проектированию интегральных схем и систем. 31 (1): 50–60. Дои:10.1109 / TCAD.2011.2170567.
  10. ^ У. К. Нейлор, Р. Донелли и Л. Ша. Система нелинейной оптимизации и метод оптимизации длины проводов и оптимизации задержки для автоматической укладки электрических цепей. В патенте США 6301693, 2001.
  11. ^ А. Б. Канг, С. Реда и К. Ван, «Архитектура и детали высококачественной крупномасштабной аналитической россыпи», в ICCAD 2005, стр. 891-898.
  12. ^ Т.-К. Чен, З.-В. Цзян, Т.-К. Сюй, Х.-К. Чен, Ю.-В. Чанг. NTUPlace3: аналитическая россыпь для крупномасштабных проектов разного размера с предварительно размещенными блоками и ограничением плотности. IEEE TCAD, 27 (7): 1228–1240, 2008 г.
  13. ^ Дж. Лу, П. Чен, К.-К. Чанг, Л. Ша, Д. Ж.-С. Хуанг, К.-К. Тэн и Ч.-К. Ченг, "ePlace: размещение на основе электростатики с использованием метода Нестерова", DAC 2014, стр. 1-6.

Дополнительная литература / Внешние ссылки