Титан (микропроцессор) - Titan (microprocessor)
| МОЩНОСТЬ, PowerPC, и Питание ISA архитектуры |
|---|
| NXP (ранее Freescale и Motorola) |
| IBM |
| IBM / Nintendo |
| Другой |
| Ссылки по теме |
| Отменено серым цветом, исторический курсивом |
Титан была запланированной семьей 32-битный Питание ISA -основан микропроцессор ядра, разработанные Корпорация Applied Micro Circuits (AMCC), но был списан в 2010 году.[1] Applied Micro решила продолжить разработку PowerPC 400 ядро вместо этого, по производственному процессу 40 нм.
Подробности
Он был задуман как фундамент встроенные процессоры и система на кристалле (SoC) решения. Несмотря на высокую производительность и частоту до 2 ГГц, он останется чрезвычайно энергоэффективным, потребляя всего 2,5 Вт на основной. Там, где обычно требуется компромисс между производительностью и мощностью, AMCC использовала Пост14 технология от Внутренность создать чрезвычайно эффективный микропроцессор, сочетающий высокую производительность с низким энергопотреблением и сравнительно дешевым корпусом 90 нм CMOS изготовление. Используя NMOS транзисторы и нет защелки в результате получается микросхема с меньшим количеством транзисторов, чем в традиционной конструкции, что снижает стоимость. Конструкция позволяет двухъядерный Реализации SoC потребляют менее 15 Вт. Были планы на одно-, двух- и четырехъядерные версии.
У Титана был новый суперскаляр, вышедший из строя 8-9 ступенчатое ядро с новым трехступенчатым Кэш процессора дизайн. Маленькие кэши инструкций и данных 4/4 КиБ на «уровне 0» располагаются перед традиционными кэшами 32/32 КиБ L1 до 1 МБ кэша L2, который будет совместно использоваться всеми ядрами (поддерживая до четырех). Титан соответствовал требованиям Power ISA v.2.04.
Реализации
- APM 83290 - Первые реализации дизайна ядра Титана под кодовым названием Гемени.[2] Два ядра 1,5 ГГц с FPU, 512 КБ общей кэш-памяти L2, контроллер DDR2, подсистема безопасности, многоканальный DMA и модуль ввода-вывода для Gigabit Ethernet, PCIe, USB, RapidIO и SATA. Отбор проб начался в октябре 2009 г. [1]. Процессор предназначен для приложений уровня связи и управления. Он построен с использованием TSMC Производство массивных КМОП 90 нм для снижения затрат.[2]
Рекомендации
- ^ "AMCC делает еще один шанс на многоядерность". EETimes. 2010-09-27. Получено 2011-07-14.
- ^ «AMCC и TSMC внедряют новый MPU в технологию IBM». EETimes. 2009-09-25. Получено 2011-07-14.