Компьютер с сокращенным набором команд - Reduced instruction set computer

"RISC" перенаправляется сюда. Для использования в других целях см. RISC (значения).

А солнце UltraSPARC, микропроцессор RISC

А компьютер с сокращенным набором команд, или же RISC (/рɪsk/), это компьютер с небольшим, оптимизированным набор инструкций, а не более специализированный набор, часто встречающийся в других типах архитектуры, например, в компьютер со сложной системой команд (CISC).[1] Главной отличительной чертой RISC-архитектуры является то, что набор инструкций оптимизирован с большим количеством регистры и очень регулярный конвейер команд, позволяя небольшое количество тактов на инструкцию (ИПЦ). Еще одна распространенная функция RISC - это загрузка / сохранение архитектуры,[2] в котором доступ к памяти осуществляется через определенные инструкции, а не как часть большинства инструкций в наборе.

Хотя ряд компьютеров 1960-х и 1970-х годов были определены как предшественники RISC, современная концепция восходит к 1980-м годам. В частности, два проекта на Стэндфордский Университет и Калифорнийский университет в Беркли больше всего связаны с популяризацией этой концепции. Стэнфордский MIPS будет коммерциализирована как успешный Архитектура MIPS, а Беркли RISC дала название всей концепции и была коммерциализирована как SPARC. Еще одним успехом этой эпохи был IBM усилия, которые в конечном итоге привели к Архитектура набора команд IBM POWER, PowerPC, и Питание ISA. По мере развития этих проектов в конце 1980-х и особенно в начале 1990-х годов процветало множество подобных проектов, представляющих собой главную силу в мире. Рабочая станция Unix рынок, а также для встроенные процессоры в лазерные принтеры, маршрутизаторы и аналогичные продукты.

Многие разновидности конструкций RISC включают: ARC, Альфа, Am29000, РУКА, Atmel AVR, Blackfin, i860, i960, M88000, MIPS, PA-RISC, Питание ISA (включая PowerPC ), RISC-V, SuperH, и SPARC. Использование ARM архитектура процессоры в смартфоны и планшетные компьютеры такой как iPad и Android устройства обеспечили широкую пользовательскую базу для систем на основе RISC. RISC-процессоры также используются в суперкомпьютеры, Такие как Фугаку, который по состоянию на июнь 2020 г., это самый быстрый суперкомпьютер в мире.[3]

История и развитие

Алан Тьюринг 1946 год Автоматическая вычислительная машина (ACE) дизайн имел многие характеристики архитектуры RISC.[4] Ряд систем, восходящих к 1960-м годам, считается первой архитектурой RISC, частично благодаря использованию ими загрузить / хранить подход.[5] Термин RISC был введен Дэвид Паттерсон из Berkeley RISC project, хотя в чем-то похожие концепции появлялись и раньше.[6]

В CDC 6600 разработано Сеймур Крей в 1964 г. использовали загрузка / сохранение архитектуры только с двумя режимы адресации (регистр + регистр и регистр + непосредственная константа) и 74 кода операций, при этом основной тактовый цикл в 10 раз быстрее, чем время доступа к памяти.[7] Отчасти из-за оптимизированного загрузка / сохранение архитектуры CDC 6600, Джек Донгарра говорит, что его можно считать предшественником современных систем RISC, хотя для разработки современной системы RISC необходимо преодолеть ряд других технических барьеров.[8]

IBM PowerPC 601 Микропроцессор RISC

Майкл Дж. Флинн рассматривает первую систему RISC как IBM 801 дизайн, начатый в 1975 г. Джон Кок и завершен в 1980 году.[2] 801 в конечном итоге производился с одним чипом как IBM ROMP в 1981 году, что расшифровывалось как «Микропроцессор Research OPD [подразделение офисных продуктов]».[9] Этот ЦП был разработан для «мини» задач, а также использовался в ПК IBM RT в 1986 году, который оказался коммерческим провалом.[10] Но 801 вдохновил на несколько исследовательских проектов, в том числе на новые в IBM, которые в конечном итоге привели к Архитектура набора команд IBM POWER.[11][12]

В середине 1970-х гг. Исследователи (особенно Джон Кок в IBM и аналогичные проекты в других местах) продемонстрировали, что большинство комбинаций этих ортогональных режимы адресации и инструкции не использовались большинством программ, созданных компиляторы доступно в то время. Во многих случаях оказалось трудным написать компилятор с более чем ограниченными возможностями, позволяющими использовать преимущества функций, предоставляемых обычными процессорами. Также было обнаружено, что на микрокодированных реализациях определенных архитектур сложные операции, как правило, помедленнее чем последовательность более простых операций, выполняющих то же самое. Частично это было следствием того, что многие разработки были торопливыми, и на оптимизацию или настройку каждой инструкции оставалось мало времени; оптимизировались только наиболее часто используемые, и последовательность этих инструкций могла быть быстрее, чем менее настроенная инструкция, выполняющая эквивалентную операцию, как эта последовательность. Одним из печально известных примеров был VAX с ИНДЕКС инструкция.[13] Как уже упоминалось в другом месте, основная память уже давно работает медленнее, чем многие конструкции ЦП. Появление полупроводниковой памяти уменьшило эту разницу, но все же было очевидно, что больше регистры (и позже тайники ) позволит повысить рабочие частоты процессора. Дополнительные регистры потребовали бы значительных площадей микросхемы или платы, которые в то время (1975 г.) могли быть доступны, если была уменьшена сложность логики ЦП.

Однако наиболее публичные проекты RISC были результатом университетских исследовательских программ, финансируемых из DARPA Программа СБИС. Программа VLSI, практически неизвестная сегодня, привела к огромному количеству достижений в разработке, производстве микросхем и даже компьютерной графике. В Berkeley RISC проект стартовал в 1980 году под руководством Дэвида Паттерсона и Карло Х. Секин.[6][13][14]

Berkeley RISC был основан на повышении производительности за счет использования конвейерная обработка и агрессивное использование техники, известной как регистр окон.[13][14] В традиционном процессоре имеется небольшое количество регистров, и программа может использовать любой регистр в любое время. В ЦП с окнами регистров существует огромное количество регистров, например 128, но программы могут использовать только небольшое их количество, например восемь, одновременно. Программа, ограничивающая себя восемью регистрами на процедуру, может очень быстро вызовы процедур: Вызов просто перемещает окно «вниз» на восемь, до набора из восьми регистров, используемых этой процедурой, а возврат перемещает окно назад.[15] В рамках проекта Berkeley RISC в 1982 году был поставлен процессор RISC-I. Он состоял всего из 44 420 транзисторов (по сравнению со средним числом около 100 000 в более новых моделях). CISC дизайн той эпохи) RISC-I имел всего 32 инструкции, и все же полностью превосходил любой другой однокристальный дизайн. За этим последовали 40 760 транзисторов, 39 инструкций RISC-II в 1983 году, которые работали в три раза быстрее, чем RISC-I.[14]

В MIPS проект вырос из аспирантуры Джон Л. Хеннесси в Стэндфордский Университет в 1981 году, в 1983 году система заработала, а к 1984 году могла запускать простые программы.[16] В подходе MIPS особое внимание уделялось агрессивному тактовому циклу и использованию конвейера, чтобы убедиться, что он может работать как можно более «полностью».[16] За системой MIPS последовала MIPS-X, и в 1984 году Хеннесси и его коллеги создали Компьютерные системы MIPS.[16][17] Результатом коммерческого предприятия стала новая архитектура, которую также называли MIPS и Микропроцессор R2000 в 1985 г.[17]

Прототип микросхемы RISC-V (2013 г.).

В начале 1980-х годов концепция RISC окружала значительную неопределенность, и было неясно, может ли у нее быть коммерческое будущее, но к середине 1980-х годов концепции стали достаточно зрелыми, чтобы считаться коммерчески жизнеспособными.[10][16] В 1986 г. Hewlett Packard начали использовать раннюю реализацию своих PA-RISC в некоторых из их компьютеров.[10] А пока Berkeley RISC усилие стало настолько известным, что в конечном итоге стало названием всей концепции, и в 1987 году Sun Microsystems начал поставки систем с SPARC процессор, непосредственно основанный на системе Berkeley RISC-II.[10][18]

Комитет правительства США по инновациям в вычислительной технике и коммуникациях считает признание жизнеспособности концепции RISC успехом системы SPARC.[10] Успех SPARC возродил интерес внутри IBM, которая к 1990 году выпустила новые системы RISC, а к 1995 году процессоры RISC стали основой серверной индустрии с оборотом 15 миллиардов долларов.[10]

С 2010 года новый Открытый исходный код архитектура набора команд (ЭТО), RISC-V, разрабатывался Калифорнийским университетом в Беркли для исследовательских целей и в качестве бесплатной альтернативы проприетарным ISA. По состоянию на 2014 год, версия 2 пространство пользователя ISA исправлена.[19] ISA разработан с возможностью расширения от базового ядра, достаточного для небольшого встроенного процессора, до использования суперкомпьютеров и облачных вычислений со стандартными расширениями и сопроцессорами, определенными разработчиками микросхем. Он был протестирован в кремниевом исполнении с ROCKET SoC который также доступен как генератор процессоров с открытым исходным кодом на языке CHISEL.

Характеристики и философия дизайна

Дальнейшая информация: Дизайн процессора

Философия набора инструкций

Распространенным неправильным пониманием фразы «компьютер с сокращенным набором команд» является ошибочное представление о том, что инструкции просто удаляются, что приводит к уменьшению набора инструкций.[20]Фактически, с годами наборы инструкций RISC выросли в размерах, и сегодня многие из них имеют больший набор инструкций, чем многие процессоры CISC.[21][22] Некоторые процессоры RISC, такие как PowerPC иметь наборы инструкций размером с CISC IBM System / 370, Например; наоборот, ОИК PDP-8 - очевидно, ЦП CISC, потому что многие из его инструкций включают множественный доступ к памяти - имеет только 8 базовых инструкций и несколько расширенных инструкций.[23]Термин «сокращенный» в этой фразе был предназначен для описания того факта, что объем работы, выполняемой любой отдельной инструкцией, сокращается - самое большее на один цикл памяти данных - по сравнению со «сложными инструкциями» процессоров CISC, которые могут требовать десятков данных. циклы памяти для выполнения одной инструкции.[24] В частности, процессоры RISC обычно имеют отдельные инструкции для ввода-вывода и обработки данных.[25]

Период, термин загрузка / сохранение архитектуры иногда предпочтительнее.

Формат инструкции

Большинство архитектур RISC имеют инструкции фиксированной длины (обычно 32 бита) и простое кодирование, что значительно упрощает логику выборки, декодирования и выдачи. Одним из недостатков 32-битных инструкций является снижение плотности кода, что является более неблагоприятной характеристикой для встроенных вычислений, чем для рынков рабочих станций и серверов, для обслуживания которых изначально были разработаны архитектуры RISC. Чтобы решить эту проблему, несколько архитектур, например РУКА, Питание ISA, MIPS, RISC-V, а Адаптева Богоявление, имеют необязательный короткий формат инструкций с сокращенным набором функций или функцию сжатия инструкций. В SH5 также следует этому шаблону, хотя и развивался в противоположном направлении, добавляя более длинные медиа-инструкции к исходному 16-битному кодированию.

Использование оборудования

Для любого заданного уровня общей производительности чип RISC обычно имеет гораздо меньше транзисторы посвящен основной логике, которая изначально позволяла разработчикам увеличивать размер набора регистров и увеличивать внутренний параллелизм.

Другие особенности архитектур RISC включают:

  • Средняя пропускная способность процессора приближается к 1 инструкция за цикл
  • Единый формат инструкций, использующий одно слово с код операции в тех же битовых позициях для более простого декодирования
  • Все регистры общего назначения может использоваться в равной степени как источник / место назначения во всех инструкциях, упрощая конструкцию компилятора (плавающая точка регистры часто хранятся отдельно)
  • Простой режимы адресации со сложной адресацией, выполняемой последовательностями команд
  • Несколько типы данных аппаратно (нет байт нить или же BCD, Например)

RISC-конструкции также с большей вероятностью будут иметь Гарвардская модель памяти, где поток команд и поток данных концептуально разделены; это означает, что изменение памяти, в которой хранится код, может не повлиять на инструкции, выполняемые процессором (поскольку у ЦП есть отдельные инструкции и данные тайник ), по крайней мере, пока не будет выдана специальная инструкция синхронизации. С другой стороны, это позволяет одновременно обращаться к обоим кешам, что часто может повысить производительность.

Многие ранние проекты RISC также имели общую характеристику: слот задержки перехода, место инструкции сразу после перехода или перехода. Инструкция в этом пространстве выполняется независимо от того, было ли выполнено ветвление (другими словами, эффект ветвления задерживается). Эта инструкция сохраняет ALU ЦП занят в течение дополнительного времени, обычно необходимого для выполнения перехода. В настоящее время слот задержки перехода считается нежелательным побочным эффектом конкретной стратегии реализации некоторых проектов RISC, и современные проекты RISC обычно избавляются от него (например, PowerPC и более поздние версии SPARC и MIPS).[нужна цитата ]

Некоторые аспекты, приписываемые первым RISC-маркированный конструкции около 1975 года включают наблюдения, что ограниченная память компиляторы в то время часто не могли воспользоваться функциями, предназначенными для облегчения руководство кодирование сборки, и этот сложный режимы адресации требуется много циклов для выполнения из-за необходимого доступа к дополнительной памяти. Утверждалось, что такие функции лучше выполнялись бы последовательностями более простых инструкций, если бы это могло дать реализации, достаточно малые, чтобы оставить место для многих регистров, уменьшая количество медленных обращений к памяти. В этих простых конструкциях большинство инструкций имеют одинаковую длину и аналогичную структуру, арифметические операции ограничены регистрами ЦП и только отдельными нагрузка и хранить инструкции доступа к памяти. Эти свойства позволяют лучше сбалансировать этапы трубопровода чем раньше, что делает RISC-конвейеры значительно более эффективными и позволяет тактовые частоты.

Еще один импульс как для RISC, так и для других проектов был получен в результате практических измерений в реальных программах. Эндрю Таненбаум суммировал многие из них, демонстрируя, что процессоры часто сразу оказывались завышенными. Например, он показал, что 98% всех констант в программе уместятся в 13 биты, однако многие конструкции ЦП отводят для их хранения 16 или 32 бита. Это говорит о том, что для уменьшения количества обращений к памяти машина фиксированной длины может хранить константы в неиспользуемых битах самого командного слова, чтобы они были немедленно готовы, когда они понадобятся ЦП (во многом аналогично немедленной адресации в обычном дизайне). . Это потребовало небольшого коды операций чтобы оставить место для константы разумного размера в 32-битном командном слове.

Поскольку многие реальные программы тратят большую часть своего времени на выполнение простых операций, некоторые исследователи решили сосредоточиться на выполнении этих операций как можно быстрее. В тактовая частота ЦП ограничено временем, необходимым для выполнения самого медленного подоперация любой инструкции; уменьшение времени цикла часто ускоряет выполнение других инструкций.[26] Акцент на «сокращенных командах» привел к тому, что получившуюся машину назвали «компьютером с сокращенным набором команд» (RISC). Цель заключалась в том, чтобы сделать инструкции настолько простыми, чтобы их можно было с легкостью быть конвейерный, чтобы добиться одиночные часы пропускная способность на высокие частоты.

Позже было отмечено, что одной из наиболее важных характеристик процессоров RISC было то, что внешняя память была доступна только для нагрузка или же хранить инструкция. Все остальные инструкции были ограничены внутренними регистрами. Это упростило многие аспекты конструкции процессора: позволив инструкциям иметь фиксированную длину, упростить конвейеры и изолировать логику для работы с задержкой при завершении доступа к памяти (пропуск кэша и т. Д.) Только для двух инструкций. Это привело к тому, что проекты RISC стали называть загрузить / хранить архитектуры.[27]

Сравнение с другими архитектурами

Некоторые процессоры были специально разработаны для очень небольшого набора инструкций, но эти конструкции сильно отличаются от классических схем RISC, поэтому им были даны другие названия, такие как компьютер с минимальным набором команд (MISC) или архитектура, запускаемая транспортом (ТТА).

Архитектуры RISC традиционно не имели большого успеха на рынках настольных ПК и обычных серверов, где x86 платформы на базе остаются доминирующей архитектурой процессора. Однако это может измениться, поскольку процессоры на базе ARM разрабатываются для систем с более высокой производительностью.[28] Производители, включая Cavium, AMD и Qualcomm выпустили серверные процессоры на базе архитектуры ARM.[29][30] ARM также сотрудничает с Cray в 2017 году для производства суперкомпьютера на базе ARM.[31] На рабочем столе Microsoft объявила, что планирует поддерживать версию для ПК. Windows 10 на Qualcomm Snapdragon -на основе в 2017 году в рамках партнерства с Qualcomm. Эти устройства будут поддерживать приложения Windows, скомпилированные для 32-разрядной версии x86 через процессор x86. эмулятор который переводит 32-битный код x86 в код ARM64.[32][33] Apple объявила, что перейдет на Mac настольные и портативные компьютеры от процессоров Intel до собственных разработок на базе ARM64 SoC называется Apple Кремний. Компьютеры Mac с Apple Silicon смогут запускать двоичные файлы x86-64 с Розетта 2, переводчик x86-64 в ARM64.[34]

Однако за пределами настольных систем архитектура ARM RISC широко используется в смартфонах, планшетах и ​​многих формах встраиваемых устройств. Кроме того, начиная с Pentium Pro (P6), процессоры Intel x86 внутренне преобразовали инструкции CISC x86 в одну или несколько RISC-подобных. микрооперации, планирование и выполнение микроопераций отдельно.[35]

В то время как ранние проекты RISC значительно отличались от современных проектов CISC, к 2000 году наиболее производительные процессоры в линейке RISC были почти неотличимы от самых эффективных процессоров в линейке CISC.[36][37][38]

Использование RISC-архитектур

Архитектуры RISC теперь используются на различных платформах, от смартфонов и планшетные компьютеры в одни из самых быстрых в мире суперкомпьютеры Такие как Саммит, самый быстрый на TOP500 список по состоянию на ноябрь 2018 г..[39]

Младшие и мобильные системы

К началу 21 века большинство недорогих и мобильных систем полагались на архитектуры RISC.[40] Примеры включают:

Рабочие станции, серверы и суперкомпьютеры

Смотрите также

Рекомендации

  1. ^ Березинский, Джон. «RISC - Компьютер с сокращенным набором команд». Департамент компьютерных наук Университета Северного Иллинойса. Архивировано из оригинал 28 февраля 2017 г.
  2. ^ а б Флинн, Майкл Дж. (1995). Архитектура компьютера: конвейерный и параллельный процессор.. С. 54–56. ISBN  0867202041.
  3. ^ «Японский Fugaku стал самым быстрым суперкомпьютером в мире». RIKEN. Получено 24 июн 2020.
  4. ^ Доран, Роберт (2005), «Компьютерная архитектура и компьютеры ACE», в Коупленд, Джек (ред.), Электронный мозг Алана Тьюринга: борьба за создание ACE, самого быстрого компьютера в мире, Оксфорд: Издательство Оксфордского университета, ISBN  978-0199609154
  5. ^ Фишер, Джозеф А .; Фарабоски, Паоло; Янг, Клифф (2005). Встроенные вычисления: подход VLIW к архитектуре, компиляторам и инструментам. п.55. ISBN  1558607668.
  6. ^ а б Рейли, Эдвин Д. (2003). Основные этапы развития информатики и информационных технологий. стр.50. ISBN  1-57356-521-0.
  7. ^ Гришман, Ральф (1974). Программирование на языке ассемблера для Control Data 6000 Series и Cyber ​​70 Series. Алгоритмика Press. п. 12. OCLC  425963232.
  8. ^ Донгарра, Джек Дж .; и другие. (1987). Численная линейная алгебра на высокопроизводительных компьютерах. стр.6. ISBN  0-89871-428-1.
  9. ^ Шилц, Юрий; Робич, Борут; Унгерер, Тео (1999). Архитектура процессора: от потока данных до суперскалярной и не только. стр.33. ISBN  3-540-64798-8.
  10. ^ а б c d е ж Финансирование революции: государственная поддержка компьютерных исследований Комитетом по инновациям в вычислительной технике и коммуникациях, 1999 г. ISBN  0-309-06278-0 стр. 239
  11. ^ Нурми, Яри (2007). Дизайн процессора: вычисления системы на кристалле для ASIC и FPGA. стр.40 –43. ISBN  978-1-4020-5529-4.CS1 maint: ref = harv (связь)
  12. ^ Хилл, Марк Дональд; Джуппи, Норман Пол; Сохи, Гуриндар (1999). Чтения по компьютерной архитектуре. С. 252–4. ISBN  1-55860-539-8.
  13. ^ а б c Паттерсон, Д.А.; Дитзель, Д. (1980). «Кейс для компьютера с сокращенным набором команд». Новости компьютерной архитектуры ACM SIGARCH. 8 (6): 25–33. CiteSeerX  10.1.1.68.9623. Дои:10.1145/641914.641917. S2CID  12034303.
  14. ^ а б c Паттерсон, Дэвид А .; Секин, Карло Х. (1981). RISC I: компьютер СБИС с сокращенным набором команд. 8-й ежегодный симпозиум по компьютерной архитектуре. Миннеаполис, Миннесота, США. С. 443–457. Дои:10.1145/285930.285981. В качестве PDF
  15. ^ Sequin, Карло; Паттерсон, Дэвид (июль 1982 г.). Дизайн и реализация RISC I (PDF). Продвинутый курс по архитектуре СБИС. Бристольский университет. CSD-82-106.
  16. ^ а б c d Чоу, Пол (1989). Микропроцессор MIPS-X RISC. стр. xix – xx. ISBN  0-7923-9045-8.
  17. ^ а б Нурми 2007, стр. 52–53
  18. ^ Такер, Аллен Б. (2004). Справочник по информатике. стр.100 –6. ISBN  1-58488-360-X.
  19. ^ Уотерман, Эндрю; Ли, Юнсуп; Паттерсон, Дэвид А .; Асанови, Крсте. «Руководство по набору команд RISC-V, том I: базовый уровень пользователя ISA, версия 2 (технический отчет EECS-2014-54)». Калифорнийский университет в Беркли. Получено 26 декабря 2014.
  20. ^ Эспонда, Маргарита; Рохас, Рауль (сентябрь 1991 г.). «Раздел 2: путаница вокруг концепции RISC». Концепция RISC - обзор реализаций. Freie Universitat Berlin. В-91-12.
  21. ^ [Стоукс, Джон «Ганнибал». «RISC против CISC: эпоха пост-RISC». Арстехника.
  22. ^ Борретт, Ллойд (июнь 1991). «RISC против CISC». Австралийский персональный компьютер.
  23. ^ Джонс, Дуглас В. "Часто задаваемые вопросы о DEC PDP-8 Дуга Джонса". Коллекция PDP-8, факультет компьютерных наук Университета Айовы.
  24. ^ Дандамуди, Шиварама П. (2005). «Глава 3: Принципы RISC». Руководство по RISC-процессорам для программистов и инженеров. Springer. стр.39 –44. Дои:10.1007/0-387-27446-4_3. ISBN  978-0-387-21017-9. основная цель заключалась не в уменьшении количества инструкций, а в сложностиCS1 maint: ref = harv (связь)
  25. ^ Амбриз, Келли (25 мая 1999 г.). «Процессор ввода-вывода для оптимальной передачи данных». EE время. AspenCore, Inc. 32-разрядные процессоры RISC можно разделить на микроконтроллеры, хост-процессоры, встроенные процессоры и процессоры ввода-вывода.
  26. ^ «Микропроцессоры с точки зрения программиста» Эндрю Шульман 1990
  27. ^ Дауд, Кевин; Лукидес, Майкл К. (1993). Высокопроизводительные вычисления. О'Рейли. ISBN  1565920325.
  28. ^ Винсент, Джеймс (9 марта 2017 г.). «Microsoft представляет новые конструкции серверов ARM, угрожая господству Intel». Грани. Получено 12 мая 2017.
  29. ^ Рассел, Джон (31 мая 2016 г.). «Cavium представляет планы ThunderX2 и сообщает о росте популярности ARM». Провод HPC. Получено 8 марта 2017.
  30. ^ Первый процессор AMD на базе ARM, Opteron A1100, наконец-то здесь, ExtremeTech, 14 января 2016 г., получено 14 августа 2016
  31. ^ Фельдман, Майкл (18 января 2017 г.). «Cray доставит суперкомпьютер на базе ARM британскому консорциуму». Top500.org. Получено 12 мая 2017.
  32. ^ «Microsoft переносит настольные приложения Windows на мобильные процессоры ARM». Грани. Vox Media. 8 декабря 2016 г.. Получено 8 декабря 2016.
  33. ^ «Как эмуляция x86 работает на ARM». Документы Microsoft. 15 февраля 2018.
  34. ^ «Apple объявляет о переходе Mac на микросхему Apple» (Пресс-релиз). Купертино, Калифорния: Apple Inc., 22 июня 2020 г.. Получено 18 июля 2020.
  35. ^ Шринивасан, Сундар (2009). «Процессоры Intel x86 - CISC или RISC? Или оба?».
  36. ^ Картер, Николас П. (2002). Обзор компьютерной архитектуры Шаума. п. 96. ISBN  0-07-136207-X.
  37. ^ Джонс, Дуглас Л. (2000). "Микропроцессоры CISC, RISC и DSP" (PDF).
  38. ^ Сингх, Амит. «История операционных систем Apple». Граница между RISC и CISC с годами становится все более размытой.
  39. ^ «Список 500 лучших: ноябрь 2018 г.». ТОП 500. Получено 22 ноября 2018.
  40. ^ Дандамуди 2005, стр. 121–123
  41. ^ ДеАнгелис, Марк (22 июня 2020 г.). «Apple начинает свой двухлетний переход на ARM на этой неделе». Engadget. Получено 24 августа 2020. Apple официально объявила о переходе с процессоров Intel на собственные чипы A-серии на базе ARM в компьютерах Mac.
  42. ^ Беннетт, Эми (2005). «Apple переходит с PowerPC на Intel». Computerworld. Получено 24 августа 2020.

внешняя ссылка