Список примеров полупроводниковой шкалы - List of semiconductor scale examples

Ниже приводится Список полупроводник шкала Примеры для различных МОП-транзистор (полевой транзистор металл-оксид-полупроводник, или МОП-транзистор) процесс производства полупроводников узлы.

Хронология демонстраций MOSFET

PMOS и NMOS

МОП-транзистор (PMOS и NMOS ) демонстрации
ДатаДлина каналаТолщина оксида[1]МОП-транзистор логикаИсследователь (ы)ОрганизацияСсылка
Июнь 1960 г.20000 нм100 нмPMOSМохамед М. Аталла, Давон КангBell Telephone Laboratories[2][3]
NMOS
10,000 нм100 нмPMOSМохамед М. Аталла, Давон КангBell Telephone Laboratories[4]
NMOS
Май 1965 г.8000 нм150 нмNMOSЧи-Тан Сах, Отто Лейстико, А.С. GroveFairchild Semiconductor[5]
5000 нм170 нмPMOS
Декабрь 1972 г.1000 нм?PMOSРоберт Х. Деннард, Фриц Х. Гэнсслен, Хва-Ниен ЮIBM T.J. Исследовательский центр Уотсона[6][7][8]
19737500 нм?NMOSСохичи СузукиNEC[9][10]
6000 нм?PMOS?Toshiba[11][12]
Октябрь 1974 г.1000 нм35 нмNMOSРоберт Х. Деннард, Фриц Х. Гэнсслен, Хва-Ниен ЮIBM T.J. Исследовательский центр Уотсона[13]
500 нм
Сентябрь 1975 г.1500 нм20 нмNMOSРёити Хори, Хироо Масуда, Осаму МинатоHitachi[7][14]
Март 1976 г.3000 нм?NMOS?Intel[15]
Апрель 1979 г.1000 нм25 нмNMOSУильям Р. Хантер, Л. М. Эфрат, Элис КрамерIBM T.J. Исследовательский центр Уотсона[16]
Декабрь 1984 г.100 нм5 нмNMOSТосио Кобаяси, Сэйдзи Хоригучи, К. КиучиNippon Telegraph and Telephone[17]
Декабрь 1985 г.150 нм2,5 нмNMOSТосио Кобаяси, Сэйдзи Хоригучи, М. Мияке, М. ОдаNippon Telegraph and Telephone[18]
75 нм?NMOSСтивен Ю. Чоу, Генри И. Смит, Димитри А. АнтониадисМассачусетский технологический институт[19]
Январь 198660 нм?NMOSСтивен Ю. Чоу, Генри И. Смит, Димитри А. АнтониадисМассачусетский технологический институт[20]
Июнь 1987 г.200 нм3,5 нмPMOSТосио Кобаяси, М. Мияке, К. ДегучиNippon Telegraph and Telephone[21]
Декабрь 1993 г.40 нм?NMOSМизуки Оно, Масанобу Сайто, Такаши ЁситомиToshiba[22]
Сентябрь 199616 нм?PMOSХисао Каваура, Тосицугу Сакамото, Тосио БабаNEC[23]
Июнь 1998 г.50 нм1,3 нмNMOSХалед З. Ахмед, Эффионг Э. Ибок, Мирён СонПродвинутые Микроустройства (AMD)[24][25]
Декабрь 2002 г.6 нм?PMOSБрюс Дорис, Омер Докумачи, Мэйкей ИонгIBM[26][27][28]
Декабрь 2003 г.3 нм?PMOSХитоши Вакабаяши, Сигехару ЯмагамиNEC[29][27]
NMOS

CMOS (одностворчатый)

Дополнительный МОП-транзистор (CMOS ) демонстрации (разовые)ворота )
ДатаДлина каналаТолщина оксида[1]Исследователь (ы)ОрганизацияСсылка
Февраль 1963 г.??Чи-Тан Сах, Фрэнк ВанлассFairchild Semiconductor[30][31]
196820,000 нм100 нм?RCA лаборатории[32]
197010,000 нм100 нм?RCA лаборатории[32]
Декабрь 1976 г.2000 нм?А. Айткен, Р.Г. Поульсен, A.T.P. Макартур, Дж. Дж. белыйMitel Semiconductor[33]
Февраль 1978 г.3000 нм?Тошиаки Масухара, Осаму Минато, Тошио Сасаки, Ёсио СакаиЦентральная исследовательская лаборатория Hitachi[34][35][36]
Февраль 1983 г.1200 нм25 нмR.J.C. Chwang, M. Choi, D. Creek, S. Stern, P.H. ПеллиIntel[37][38]
900 нм15 нмЦунео Мано, Дж. Ямада, Дзюнъити Иноуэ, С. НакадзимаNippon Telegraph and Telephone (NTT)[37][39]
Декабрь 1983 г.1000 нм22,5 нмG.J. Ху, Юань Таур, Роберт Х. Деннард, Чунг-Ю ТинIBM T.J. Исследовательский центр Уотсона[40]
Февраль 1987 г.800 нм17 нмТ. Суми, Цунео Танигучи, Микио Кисимото, Хиросигэ ХираноМацусита[37][41]
700 нм12 нмЦунео Мано, Дж. Ямада, Дзюнъити Иноуэ, С. НакадзимаNippon Telegraph and Telephone (NTT)[37][42]
Сентябрь 1987 г.500 нм12,5 нмХусейн И. Ханафи, Роберт Х. Деннард, Юань Таур, Надим Ф. ХаддадIBM T.J. Исследовательский центр Уотсона[43]
Декабрь 1987 г.250 нм?Наоки Касаи, Нобухиро Эндо, Хироши КитадзимаNEC[44]
Февраль 1988 г.400 нм10 нмМ. Иноуэ, Х. Котани, Т. Ямада, Хироюки ЯмаутиМацусита[37][45]
Декабрь 1990 г.100 нм?Гавам Г. Шахиди, Биджан Давари, Юань Таур, Джеймс Д. ВарнокIBM T.J. Исследовательский центр Уотсона[46]
1993350 нм??Sony[47]
1996150 нм??Mitsubishi Electric
1998180 нм??TSMC[48]
Декабрь 2003 г.5 нм?Хитоши Вакабаяси, Сигехару Ямагами, Нобуюки ИкэдзаваNEC[29][49]

Многозатворный полевой МОП-транзистор (MuGFET)

Мульти-ворота МОП-транзистор (MuGFET ) демонстрации
ДатаДлина каналаMuGFET типИсследователь (ы)ОрганизацияСсылка
Август 1984 г.?ДГМОСТосихиро Секигава, Ютака ХаясиЭлектротехническая лаборатория (ETL)[50]
19872000 нмДГМОСТосихиро СекигаваЭлектротехническая лаборатория (ЭТЛ)[51]
Декабрь 1988 г.250 нмДГМОСБиджан Давари, Вен-Син Чанг, Мэтью Р. Уордеман, C.S. OhIBM T.J. Исследовательский центр Уотсона[52][53]
180 нм
?GAAFETФудзио Масуока, Хироши Такато, Казумаса Суноути, Н. ОкабеToshiba[54][55][56]
Декабрь 1989 г.200 нмFinFETДиг Хисамото, Тору Кага, Ёсифуми Кавамото, Эйдзи ТакедаЦентральная исследовательская лаборатория Hitachi[57][58][59]
Декабрь 199817 нмFinFETДиг Хисамото, Ченмин Ху, Цу-Джэ Кинг Лю, Джеффри БокорКалифорнийский университет (Беркли)[60][61]
200115 нмFinFETЧенмин Ху, Ян-Гю Чой, Ник Линдерт, Цу-Джэ Кинг ЛюКалифорнийский университет (Беркли)[60][62]
Декабрь 2002 г.10 нмFinFETШибли Ахмед, Скотт Белл, Сайрус Табери, Джеффри БокорКалифорнийский университет (Беркли)[60][63]
Июнь 2006 г.3 нмGAAFETХёнджин Ли, Ян-кю Чой, Ли-Ын Ю, Сон-Ван РюKAIST[64][65]

Другие типы MOSFET

МОП-транзистор демонстрации (другие типы )
ДатаДлина каналаТолщина оксида[1]МОП-транзистор типИсследователь (ы)ОрганизацияСсылка
Октябрь 1962 г.??TFTПол К. ВеймерRCA лаборатории[66][67]
1965??GaAsХ. Беке, Р. Холл, Дж. УайтRCA лаборатории[68]
Октябрь 1966 г.100000 нм100 нмTFTT.P. Броуди, Е. КунигWestinghouse Electric[69][70]
Август 1967 г.??ФГМОСДавон Канг, Саймон Мин СзеBell Telephone Laboratories[71]
Октябрь 1967??MNOSХ.А. Ричард Вегенер, А.Дж. Линкольн, Х. ПаоSperry Corporation[72]
Июль 1968 г.??БиМОСХун-Чан Линь, Рамачандра Р. АйерWestinghouse Electric[73][74]
Октябрь 1968 г.??BiCMOSХун-Чан Линь, Рамачандра Р. Айер, C.T. ХоWestinghouse Electric[75][74]
1969??VMOS?Hitachi[76][77]
Сентябрь 1969??DMOSЮ. Таруи, Ю. Хаяси, Тосихиро СекигаваЭлектротехническая лаборатория (ETL)[78][79]
Октябрь 1970 г.??ISFETПит БергвельдУниверситет Твенте[80][81]
Октябрь 1970 г.1000 нм?DMOSЮ. Таруи, Ю. Хаяси, Тосихиро СекигаваЭлектротехническая лаборатория (ЭТЛ)[82]
1977??VDMOSДжон Луи МоллЛаборатория HP[76]
??LDMOS?Hitachi[83]
Июль 1979 г.??IGBTБантвал Джаянт Балига, Маргарет ЛазериGeneral Electric[84]
Декабрь 1984 г.2000 нм?BiCMOSХ. Хигучи, Горо Кицукава, Такахидэ Икеда, Я. НишиоHitachi[85]
Май 1985 г.300 нм??К. Дегучи, Кадзухико Комацу, М. Мияке, Х. НамацуNippon Telegraph and Telephone[86]
Февраль 1985 г.1000 нм?BiCMOSХ. Момосе, Хидеки Сибата, С. Сайто, Дзюн-ичи МиямотоToshiba[87]
Ноябрь 198690 нм8,3 нм?Хан-Шэн Ли, L.C. PuzioДженерал Моторс[88]
Декабрь 198660 нм??Гавам Г. Шахиди, Димитрий А. Антониадис, Генри И. СмитМассачусетский технологический институт[89][20]
Май 1987 г.?10 нм?Биджан Давари, Чунг-Ю Тинг, Ки Й. Ан, С. БасаваияIBM T.J. Исследовательский центр Уотсона[90]
Декабрь 1987 г.800 нм?BiCMOSРоберт Х. Хавеманн, Р. Э. Эклунд, Хип В. ТранИнструменты Техаса[91]
Июнь 1997 г.30 нм?EJ-МОП-транзисторХисао Каваура, Тосицугу Сакамото, Тосио БабаNEC[92]
199832 нм???NEC[27]
19998 нм
Апрель 2000 г.8 нм?EJ-МОП-транзисторХисао Каваура, Тосицугу Сакамото, Тосио БабаNEC[93]

Коммерческие продукты с использованием микромасштабных полевых МОП-транзисторов

Продукция с производственным процессом 20 мкм

Продукты с производственным процессом 10 мкм

Продукты с производственным процессом 8 мкм

Продукты с производственным процессом 6 мкм

Продукты с производственным процессом 3 мкм

Продукция с производственным процессом 1,5 мкм

Продукты с производственным процессом 1 мкм

  • NTT с DRAM микросхемы памяти, в том числе ее 64 kb чип 1979 и 256 kb в 1980 году.[37]
  • NEC 1 МБ Чип памяти DRAM в 1984 году.[47]
  • Intel 80386 CPU выпущен в 1985 году.

Продукты с производственным процессом 800 нм

  • NTT 1 Микросхема памяти DRAM МБ в 1984 году.[37]
  • NEC и Toshiba использовали этот процесс для своих 4 Микросхемы памяти DRAM в 1986 г.[47]
  • Hitachi, IBM, Мацусита и Mitsubishi Electric использовали этот процесс для своих 4 Микросхемы памяти DRAM MB в 1987 году.[37]
  • 4 модели Toshiba МБ EPROM микросхема памяти 1987 г.[47]
  • Hitachi, Mitsubishi и Toshiba использовали этот процесс для своих 1 МБ SRAM микросхемы памяти в 1987 году.[47]
  • Intel 486 ЦПУ запущен в 1989 году.
  • microSPARC I запущен в 1992 году.
  • Первый Intel P5 Pentium Процессоры на 60 МГц и 66 МГц выпущены в 1993 году.

Продукты с производственным процессом 600 нм

Продукты с производственным процессом 350 нм

Продукты с производственным процессом 250 нм

Процессоры с использованием технологии производства 180 нм

Процессоры с использованием технологии производства 130 нм

Коммерческие продукты с использованием полевых МОП-транзисторов нанометрового размера

Чипы с использованием технологии производства 90 нм

Процессоры, использующие технологию производства 65 нм

Процессоры по 45 нм технологии

Чипы по 32 нм технологии

  • Toshiba произведен рекламный ролик 32 Гб NAND flash микросхемы памяти с 32 нм в 2009 году.[107]
  • Процессоры Intel Core i3 и i5, выпущенные в январе 2010 г.[108]
  • 6-ядерный процессор Intel, кодовое название Gulftown[109]
  • Intel i7-970 был выпущен в конце июля 2010 года по цене около 900 долларов США.
  • Процессоры AMD FX Series под кодовым названием Zambezi на базе процессоров AMD Бульдозер архитектуры, были выпущены в октябре 2011 года. В технологии использовался процесс SOI 32 нм, два ядра ЦП на модуль и до четырех модулей, от четырехъядерного дизайна стоимостью приблизительно 130 долларов США до восьмиъядерного дизайна стоимостью 280 долларов США.
  • Ambarella Inc. объявила о доступности A7L система на кристалле схема для цифровых фотоаппаратов, обеспечивающая 1080p60 возможности видео высокой четкости в сентябре 2011 г.[110]

Чипы по технологии 24–28 нм

  • Hynix Semiconductor объявила, что может производить 26-нм флеш-чип емкостью 64 Гб; Intel Corp. и Micron Technology к тому времени уже сами разработали эту технологию. Объявлен в 2010 году.[111]
  • Toshiba объявила о поставках устройств NAND с флеш-памятью 24 нм 31 августа 2010 года.[112]
  • В 2016 г. MCST 28 нм процессор Эльбрус-8С пошла на серийное производство.[113][114]

Чипы по 22 нм технологии

  • Intel Core Процессоры i7 и Intel Core i5 на базе процессоров Intel Ivy Bridge 22-нм технология для чипсетов серии 7 поступила в мировые продажи 23 апреля 2012 года.[115]

Чипы по технологии 20 нм

Чипы по технологии 16 нм

  • TSMC впервые началось 16 нм FinFET производство чипов в 2013 году.[117]

Чипы по 14 нм технологии

  • Intel Core Процессоры i7 и Intel Core i5 на базе процессоров Intel Broadwell 14 нм технология была запущена в январе 2015 года.[118]
  • AMD Ryzen процессоры на базе AMD Дзен или Zen + и использующий 14 нм FinFET технологии.[119]

Чипы по технологии 10 нм

  • Samsung объявил, что это началось массовое производство из многоуровневая ячейка (MLC) флэш-память чипы с использованием 10 нм в 2013 году.[120] 17 октября 2016 г. Samsung Electronics объявил о массовом производстве SoC чипы на 10 нм.[121]
  • TSMC начала коммерческое производство 10-нм чипов в начале 2016 года, прежде чем перейти к массовому производству в начале 2017 года.[122]
  • Samsung начал поставки Galaxy S8 смартфон в апреле 2017 года с использованием 10 нм процессора компании.[123]
  • яблоко доставлено второе поколение iPad Pro планшеты на базе TSMC Apple A10X чипы с использованием 10-нм процесса FinFET в июне 2017 года.[124]

Чипы по технологии 7 нм

  • TSMC начала производство микросхем памяти SRAM на 256 Мбит по 7-нм техпроцессу в апреле 2017 года.[125]
  • Samsung и TSMC начали массовое производство 7-нм устройств в 2018 году.[126]
  • Яблоко A12 и Huawei Кирин 980 Мобильные процессоры, выпущенные в 2018 году, используют 7-нм чипы производства TSMC.[127]

Чипы по технологии 5 нм

  • Samsung начала производство 5-нм чипов (5LPE) в конце 2018 года.[128]
  • TSMC начала производство 5-нм чипов (CLN5FF) в апреле 2019 года.[129]

3 нм технология

Смотрите также

Рекомендации

  1. ^ а б c "Ангстрем". Словарь английского языка Коллинза. Получено 2019-03-02.
  2. ^ Зе, Саймон М. (2002). Полупроводниковые приборы: физика и технологии (PDF) (2-е изд.). Wiley. п. 4. ISBN  0-471-33372-7.
  3. ^ Аталла, Мохамед М.; Канг, Давон (Июнь 1960 г.). "Кремний – диоксид кремния поверхностные устройства, индуцированные полем". Конференция IRE-AIEE по исследованиям твердотельных устройств. Издательство Университета Карнеги-Меллона.
  4. ^ Войнигеску, Сорин (2013). Высокочастотные интегральные схемы. Издательство Кембриджского университета. п. 164. ISBN  9780521873024.
  5. ^ Сах, Чжи-Тан; Лейстико, Отто; Гроув, А. С. (май 1965 г.). «Подвижность электронов и дырок в инверсионных слоях на термически окисленных поверхностях кремния». Транзакции IEEE на электронных устройствах. 12 (5): 248–254. Bibcode:1965 год ... 12..248л. Дои:10.1109 / T-ED.1965.15489.
  6. ^ Деннард, Роберт Х.; Gaensslen, Fritz H .; Ю, Хва-Ниен; Кун, Л. (декабрь 1972 г.). «Разработка микронных коммутационных аппаратов MOS». 1972 г. - Международная конференция по электронным устройствам: 168–170. Дои:10.1109 / IEDM.1972.249198.
  7. ^ а б Хори, Рёичи; Масуда, Хироо; Минато, Осаму; Нисимацу, Сигеру; Сато, Кикудзи; Кубо, Масахару (сентябрь 1975 г.). «Короткоканальная МОП-ИС, основанная на точной конструкции двумерного устройства». Японский журнал прикладной физики. 15 (S1): 193. Дои:10.7567 / JJAPS.15S1.193. ISSN  1347-4065.
  8. ^ Кричлоу, Д. Л. (2007). «Воспоминания о масштабировании MOSFET». Информационный бюллетень IEEE Solid-State Circuits Society. 12 (1): 19–22. Дои:10.1109 / N-SSC.2007.4785536.
  9. ^ «1970-е: Развитие и эволюция микропроцессоров» (PDF). Японский музей истории полупроводников. Получено 27 июн 2019.
  10. ^ «NEC 751 (uCOM-4)». Страница коллекционера антикварных фишек. Архивировано из оригинал на 2011-05-25. Получено 2010-06-11.
  11. ^ а б "1973: 12-разрядный микропроцессор управления двигателем (Toshiba)" (PDF). Японский музей истории полупроводников. Получено 27 июн 2019.
  12. ^ Белзер, Джек; Хольцман, Альберт Г .; Кент, Аллен (1978). Энциклопедия компьютерных наук и технологий: том 10 - Линейная и матричная алгебра микроорганизмов: идентификация с помощью компьютера. CRC Press. п. 402. ISBN  9780824722609.
  13. ^ Деннард, Роберт Х.; Gaensslen, F.H .; Ю, Хва-Ниен; Райдаут, В. Л .; Bassous, E .; ЛеБлан, А. Р. (октябрь 1974 г.). «Разработка ионно-имплантированных МОП-транзисторов с очень маленькими физическими размерами» (PDF). Журнал IEEE по твердотельным схемам. 9 (5): 256–268. Bibcode:1974IJSSC ... 9..256D. CiteSeerX  10.1.1.334.2417. Дои:10.1109 / JSSC.1974.1050511.
  14. ^ Кубо, Масахару; Хори, Рёичи; Минато, Осаму; Сато, Кикудзи (февраль 1976 г.). «Схема управления пороговым напряжением для интегральных схем MOS с коротким каналом». 1976 Международная конференция IEEE по твердотельным схемам. Сборник технических статей. XIX: 54–55. Дои:10.1109 / ISSCC.1976.1155515.
  15. ^ «Краткое руководство по микропроцессору Intel». Intel. Получено 27 июн 2019.
  16. ^ Хантер, Уильям Р .; Ephrath, L.M .; Крамер, Алиса; Grobman, W. D .; Osburn, C.M .; Crowder, B.L .; Лун, Х. Э. (апрель 1979 г.). «Технология 1 / spl mu / m MOSFET VLSI. V. Одноуровневая технология поликремния с использованием электронно-лучевой литографии». Журнал IEEE по твердотельным схемам. 14 (2): 275–281. Дои:10.1109 / JSSC.1979.1051174.
  17. ^ Кобаяси, Тошио; Хоригучи, Сейджи; Киучи, К. (декабрь 1984 г.). «Глубоко-субмикронные характеристики MOSFET с оксидом затвора 5 нм». 1984 Международное совещание по электронным устройствам: 414–417. Дои:10.1109 / IEDM.1984.190738.
  18. ^ Кобаяси, Тошио; Хоригучи, Сейджи; Miyake, M .; Ода, М .; Киучи, К. (декабрь 1985 г.). «MOSFET с чрезвычайно высокой крутизной (более 500 мСм / мм) с оксидом затвора 2,5 нм». 1985 Международная конференция по электронным устройствам: 761–763. Дои:10.1109 / IEDM.1985.191088.
  19. ^ Чоу, Стивен Ю.; Antoniadis, Dimitri A .; Смит, Генри I. (декабрь 1985 г.). «Наблюдение за выбросом скорости электронов в MOSFET с каналом менее 100 нм в кремнии». Письма об электронных устройствах IEEE. 6 (12): 665–667. Bibcode:1985IEDL .... 6..665C. Дои:10.1109 / EDL.1985.26267.
  20. ^ а б Чоу, Стивен Ю.; Смит, Генрих I; Антониадис, Дмитрий А. (январь 1986 г.). «Транзисторы с длиной канала менее 100 нм, изготовленные с использованием рентгеновской литографии». Журнал вакуумной науки и технологий B: Обработка и явления микроэлектроники. 4 (1): 253–255. Bibcode:1986JVSTB ... 4..253C. Дои:10.1116/1.583451. ISSN  0734-211X.
  21. ^ Кобаяси, Тошио; Miyake, M .; Дегучи, К .; Kimizuka, M .; Хоригучи, Сейджи; Киучи, К. (1987). «Половинные микрометровые полевые МОП-транзисторы с p-каналом и оксидом затвора 3,5 нм, изготовленные с использованием рентгеновской литографии». Письма об электронных устройствах IEEE. 8 (6): 266–268. Bibcode:1987ИЭДЛ .... 8..266М. Дои:10.1109 / EDL.1987.26625.
  22. ^ Оно, Мизуки; Сайто, Масанобу; Ёситоми, Такаши; Фигна, Клаудио; Огуро, Тацуя; Иваи, Хироши (декабрь 1993 г.). "N-МОП-транзисторы с длиной затвора менее 50 нм с фосфорными переходами истока и стока 10 нм". Труды международной конференции по электронным устройствам IEEE: 119–122. Дои:10.1109 / IEDM.1993.347385. ISBN  0-7803-1450-6.
  23. ^ Каваура, Хисао; Сакамото, Тосицугу; Баба, Тошио; Очиай, Юкинори; Фудзита, Дзюнъити; Мацуи, Синдзи; Соне, Дзюнъити (1997). «Предложение MOSFET с псевдоисточником и стоком для оценки полевых МОП-транзисторов с длиной волны 10 нм». Японский журнал прикладной физики. 36 (3С): 1569. Bibcode:1997JaJAP..36.1569K. Дои:10.1143 / JJAP.36.1569. ISSN  1347-4065.
  24. ^ Ахмед, Халед З .; Ibok, Effiong E .; Сон, Мирён; Да, Джеффри; Сян, Ци; Bang, Дэвид С .; Линь, Мин-Рен (1998). «Производительность и надежность полевых МОП-транзисторов размером менее 100 нм с ультратонкими оксидами на затворе прямого туннелирования». Симпозиум 1998 г. по сборнику технических документов по технологии СБИС (Кат. № 98CH36216): 160–161. Дои:10.1109 / VLSIT.1998.689240. ISBN  0-7803-4770-6.
  25. ^ Ахмед, Халед З .; Ibok, Effiong E .; Сон, Мирён; Да, Джеффри; Сян, Ци; Bang, Дэвид С .; Линь, Мин-Рен (1998). «Полевые МОП-транзисторы размером менее 100 нм с прямым туннелированием термических оксидов азота и азота». Дайджест 56-й ежегодной конференции по исследованиям устройств (каталожный номер 98TH8373): 10–11. Дои:10.1109 / DRC.1998.731099. ISBN  0-7803-4995-4.
  26. ^ Дорис, Брюс Б.; Dokumaci, Omer H .; Ieong, Meikei K .; Мокута, Анда; Чжан, Инь; Канарский, Томас С .; Рой, Р. А. (декабрь 2002 г.). «Экстремальное масштабирование с помощью сверхтонких полевых МОП-транзисторов с кремниевым каналом». Дайджест. Международная конференция по электронным устройствам: 267–270. Дои:10.1109 / IEDM.2002.1175829. ISBN  0-7803-7462-2.
  27. ^ а б c Швирц, Франк; Вонг, Хей; Лиу, Джуин Дж. (2010). Нанометр CMOS. Пэн Стэнфорд Паблишинг. п. 17. ISBN  9789814241083.
  28. ^ «IBM заявляет, что самый маленький в мире кремниевый транзистор - TheINQUIRER». Theinquirer.net. 2002-12-09. Получено 7 декабря 2017.
  29. ^ а б Вакабаяси, Хитоши; Ямагами, Шигехару; Икэдзава, Нобуюки; Огура, Ацуши; Нарихиро, Мицуру; Arai, K .; Ochiai, Y .; Takeuchi, K .; Ямамото, Т .; Могами, Т. (декабрь 2003 г.). «Планарно-объемные КМОП-устройства размером менее 10 нм с контролем бокового перехода». IEEE International Electron Devices Meeting, 2003 г.: 20.7.1–20.7.3. Дои:10.1109 / IEDM.2003.1269446. ISBN  0-7803-7872-5.
  30. ^ «1963: изобретена дополнительная конфигурация схемы МОП». Музей истории компьютеров. Получено 6 июля 2019.
  31. ^ Сах, Чжи-Тан; Ванласс, Фрэнк (Февраль 1963 г.). «Нановаттная логика с использованием полевых триодов металл-оксид полупроводник». 1963 Международная конференция IEEE по твердотельным схемам. Сборник технических статей. VI: 32–33. Дои:10.1109 / ISSCC.1963.1157450.
  32. ^ а б c Лойек, Бо (2007). История полупроводниковой техники. Springer Science & Business Media. п. 330. ISBN  9783540342588.
  33. ^ Aitken, A .; Poulsen, R.G .; MacArthur, A. T. P .; Уайт, Дж. Дж. (Декабрь 1976 г.). «Процесс CMOS, полностью имплантированный плазменным травлением и ионами». 1976 Международное совещание по электронным устройствам: 209–213. Дои:10.1109 / IEDM.1976.189021.
  34. ^ «1978: Двухлуночная быстрая CMOS SRAM (Hitachi)» (PDF). Японский музей истории полупроводников. Получено 5 июля 2019.
  35. ^ Масухара, Тошиаки; Минато, Осаму; Сасаки, Тошио; Сакаи, Йошио; Кубо, Масахару; Ясуи, Токумаса (февраль 1978 г.). «Высокоскоростная статическая ОЗУ Hi-CMOS 4K с низким энергопотреблением». 1978 Международная конференция по твердотельным схемам IEEE. Сборник технических статей. XXI: 110–111. Дои:10.1109 / ISSCC.1978.1155749.
  36. ^ Масухара, Тошиаки; Минато, Осаму; Сакаи, Йоши; Сасаки, Тошио; Кубо, Масахару; Ясуи, Токумаса (сентябрь 1978 г.). «Короткоканальное устройство Hi-CMOS и схемы». ESSCIRC 78: 4-я Европейская конференция по твердотельным схемам - Дайджест технических статей: 131–132.
  37. ^ а б c d е ж грамм час Джеалоу, Джеффри Карл (10 августа 1990 г.). «Влияние технологии обработки на конструкцию усилителя чувствительности DRAM» (PDF). ОСНОВНОЙ. Массачусетский Институт Технологий. стр. 149–166. Получено 25 июн 2019.
  38. ^ Chwang, R.J.C .; Choi, M .; Creek, D .; Stern, S .; Pelley, P.H .; Schutz, Joseph D .; Bohr, M. T .; Warkentin, P.A .; Ю. К. (февраль 1983 г.). «КМОП DRAM высокой плотности 70 нс». 1983 Международная конференция по твердотельным схемам IEEE. Сборник технических статей. XXVI: 56–57. Дои:10.1109 / ISSCC.1983.1156456.
  39. ^ Мано, Цунео; Yamada, J .; Иноуэ, Джуничи; Накадзима, С. (февраль 1983 г.). «Субмикронные схемы памяти СБИС». 1983 Международная конференция по твердотельным схемам IEEE. Сборник технических статей. XXVI: 234–235. Дои:10.1109 / ISSCC.1983.1156549.
  40. ^ Hu, G.J .; Таур, Юань; Деннард, Роберт Х.; Терман, Л. М .; Тинг, Чанг-Ю (декабрь 1983 г.). «Самовыравнивающаяся технология CMOS 1 мкм для СБИС». 1983 Международное собрание электронных устройств: 739–741. Дои:10.1109 / IEDM.1983.190615.
  41. ^ Суми, Т .; Танигучи, Цунео; Кишимото, Микио; Хирано, Хиросигэ; Курияма, H .; Nishimoto, T .; Oishi, H .; Тетакава, С. (1987). «DRAM 60 нс 4 Мб в DIP 300 мил». 1987 Международная конференция IEEE по твердотельным схемам. Сборник технических статей. XXX: 282–283. Дои:10.1109 / ISSCC.1987.1157106.
  42. ^ Мано, Цунео; Yamada, J .; Иноуэ, Джуничи; Nakajima, S .; Мацумура, Тоширо; Минегиши, К .; Миура, К .; Matsuda, T .; Хашимото, К .; Намацу, Х. (1987). «Схемотехника для 16 Мб DRAM». 1987 Международная конференция IEEE по твердотельным схемам. Сборник технических статей. XXX: 22–23. Дои:10.1109 / ISSCC.1987.1157158.
  43. ^ Ханафи, Хусейн I .; Деннард, Роберт Х.; Таур, Юань; Haddad, Nadim F .; Sun, J. Y. C .; Родригес, М. Д. (сентябрь 1987 г.). «Разработка и описание устройства КМОП 0,5 мкм». ESSDERC '87: 17-я Европейская конференция по исследованиям твердотельных устройств: 91–94.
  44. ^ Касаи, Наоки; Эндо, Нобухиро; Китайдзима, Хироши (декабрь 1987 г.). «Технология CMOS 0,25 мкм с использованием поликремниевого PMOSFET P + с затвором». 1987 Международная конференция по электронным устройствам: 367–370. Дои:10.1109 / IEDM.1987.191433.
  45. ^ Inoue, M .; Kotani, H .; Yamada, T .; Ямаути, Хироюки; Fujiwara, A .; Matsushima, J .; Акамацу, Хиронори; Фукумото, М .; Кубота, М .; Nakao, I .; Аой (1988). «Драм размером 16 МБ с открытой битовой архитектурой». 1988 Международная конференция по твердотельным схемам IEEE, 1988 ISSCC. Сборник технических статей: 246–. Дои:10.1109 / ISSCC.1988.663712.
  46. ^ Шахиди, Гавам Г.; Давари, Биджан; Таур, Юань; Варнок, Джеймс Д.; Wordeman, Matthew R .; McFarland, P.A .; Mader, S. R .; Родригес, М. Д. (декабрь 1990 г.). «Изготовление КМОП на ультратонких КНИ, полученных путем эпитаксиального латерального наращивания и химико-механической полировки». Международный технический дайджест по электронным устройствам: 587–590. Дои:10.1109 / IEDM.1990.237130.
  47. ^ а б c d е ж грамм час я j k л м п "Объем памяти". STOL (Полупроводниковые технологии в Интернете). Получено 25 июн 2019.
  48. ^ «Технология 0,18 мкм». TSMC. Получено 30 июн 2019.
  49. ^ «NEC производит самый маленький транзистор в мире». Thefreelibrary.com. Получено 7 декабря 2017.
  50. ^ Секигава, Тосихиро; Хаяси, Ютака (август 1984 г.). «Расчетные пороговые характеристики XMOS-транзистора с дополнительным нижним затвором». Твердотельная электроника. 27 (8): 827–828. Bibcode:1984ССЭле..27..827С. Дои:10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  51. ^ Койке, Ханпей; Накагава, Тадаши; Секигава, Тоширо; Suzuki, E .; Цуцуми, Тосиюки (23 февраля 2003 г.). «Основные соображения по компактному моделированию полевых МОП-транзисторов с четырьмя выводами» (PDF). Краткие сведения о TechConnect. 2 (2003): 330–333.
  52. ^ Давари, Биджан; Чанг, Вэнь-Син; Wordeman, Matthew R .; О, С. С .; Таур, Юань; Петрилло, Карен Э .; Родригес, М. Д. (декабрь 1988 г.). «Высокопроизводительная КМОП-технология 0,25 мкм». Технический дайджест., Международная конференция по электронным устройствам: 56–59. Дои:10.1109 / IEDM.1988.32749.
  53. ^ Давари, Биджан; Wong, C.Y .; Сунь, Джек Юань-Чен; Таур, Юань (декабрь 1988 г.). «Легирование поликремния n / sup + / и p / sup + / в процессе CMOS с двумя затворами». Технический дайджест., Международная конференция по электронным устройствам: 238–241. Дои:10.1109 / IEDM.1988.32800.
  54. ^ Масуока, Фудзио; Такато, Хироши; Суноути, Казумаса; Okabe, N .; Нитайма, Акихиро; Hieda, K .; Хоригути, Фумио (декабрь 1988 г.). «Высокопроизводительный КМОП транзистор с окружающим затвором (SGT) для БИС сверхвысокой плотности». Технический дайджест., Международная конференция по электронным устройствам: 222–225. Дои:10.1109 / IEDM.1988.32796.
  55. ^ Брозек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения для устройств. CRC Press. п. 117. ISBN  9781351831345.
  56. ^ Исикава, Фумитаро; Буянова, Ирина (2017). Новые композитные полупроводниковые нанопроволоки: материалы, устройства и приложения. CRC Press. п. 457. ISBN  9781315340722.
  57. ^ Колиндж, Дж. П. (2008). FinFET и другие транзисторы с несколькими затворами. Springer Science & Business Media. п. 11. ISBN  9780387717517.
  58. ^ Хисамото, Диг; Кага, Тору; Кавамото, Ёсифуми; Такеда, Эйдзи (декабрь 1989 г.). «Полностью обедненный транзистор с обедненным каналом (ДЕЛЬТА) - новый вертикальный ультратонкий КНИ МОП-транзистор». Международный технический дайджест по электронным устройствам: 833–836. Дои:10.1109 / IEDM.1989.74182.
  59. ^ «Получатели премии IEEE Andrew S. Grove Award». Премия IEEE Эндрю С. Гроув. Институт инженеров по электротехнике и электронике. Получено 4 июля 2019.
  60. ^ а б c Цу ‐ Джэ Кинг, Лю (11 июня 2012 г.). «FinFET: история, основы и будущее». Калифорнийский университет в Беркли. Краткий курс симпозиума по технологии СБИС. В архиве из оригинала 28 мая 2016 г.. Получено 9 июля 2019.
  61. ^ Хисамото, Диг; Ху, Ченмин; Лю, Цу-Джэ Кинг; Бокор, Джеффри; Ли, Вен-Чин; Кедзерский, Якуб; Андерсон, Эрик; Такеучи, Хидеки; Асано, Казуя (декабрь 1998 г.). «Полевой МОП-транзистор с загнутым каналом для эры глубиной менее десятых микрон». International Electron Devices Meeting 1998. Технический дайджест (Кат. № 98CH36217): 1032–1034. Дои:10.1109 / IEDM.1998.746531. ISBN  0-7803-4774-9.
  62. ^ Ху, Ченмин; Чой, Ян-Гю; Lindert, N .; Xuan, P .; Tang, S .; Имел.; Андерсон, Э .; Bokor, J .; Цу-Джэ Кинг, Лю (декабрь 2001 г.). «Технологии FinFET CMOS менее 20 нм». Международная конференция по электронным устройствам. Технический дайджест (Кат. № 01CH37224): 19.1.1–19.1.4. Дои:10.1109 / IEDM.2001.979526. ISBN  0-7803-7050-3.
  63. ^ Ахмед, Шибли; Белл, Скотт; Табери, Сайрус; Бокор, Джеффри; Кайсер, Дэвид; Ху, Ченмин; Лю, Цу-Джэ Кинг; Ю, Бин; Чанг, Лиланд (декабрь 2002 г.). «Масштабирование FinFET до длины затвора 10 нм» (PDF). Дайджест. Международная конференция по электронным устройствам: 251–254. CiteSeerX  10.1.1.136.3757. Дои:10.1109 / IEDM.2002.1175825. ISBN  0-7803-7462-2.
  64. ^ Ли, Хёнджин; Чой, Ян-Гю; Ю, Ли-Ын; Рю, Сон Ван; Хан, Джин Ву; Jeon, K .; Jang, D.Y .; Ким, Кук-Хван; Ли, Джу-Хён; и другие. (Июнь 2006 г.), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Симпозиум по технологии СБИС, 2006 г.: 58–59, Дои:10.1109 / VLSIT.2006.1705215, HDL:10203/698, ISBN  978-1-4244-0005-8
  65. ^ «Тихая комната на дне (нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)», Новости наночастиц, 1 апреля 2006 г., архивировано из оригинал 6 ноября 2012 г.
  66. ^ Веймер, Пол К. (Июнь 1962 г.). «Новый тонкопленочный транзистор TFT». Труды IRE. 50 (6): 1462–1469. Дои:10.1109 / JRPROC.1962.288190. ISSN  0096-8390.
  67. ^ Куо, Юэ (1 января 2013 г.). «Технология тонкопленочных транзисторов - прошлое, настоящее и будущее» (PDF). Интерфейс электрохимического общества. 22 (1): 55–61. Дои:10.1149 / 2.F06131if. ISSN  1064-8208.
  68. ^ Ye, Peide D .; Сюань, И; У, Яньцин; Сюй, Мин (2010). «Металл-оксид-полупроводники с осаждением атомного слоя с высоким содержанием k / III-V и коррелированная эмпирическая модель». В Октябрьском, Серж; Е, Пейде (ред.). Основы полупроводниковых МОП-транзисторов III-V. Springer Science & Business Media. С. 173–194. Дои:10.1007/978-1-4419-1547-4_7. ISBN  978-1-4419-1547-4.
  69. ^ Brody, T. P .; Куниг, Х. Э. (октябрь 1966 г.). «ТОНКОПЛЕННЫЙ ТРАНЗИСТОР INAs с высоким коэффициентом усиления». Письма по прикладной физике. 9 (7): 259–260. Bibcode:1966АпФЛ ... 9..259Б. Дои:10.1063/1.1754740. ISSN  0003-6951.
  70. ^ Вудалл, Джерри М. (2010). Основы полупроводниковых МОП-транзисторов III-V. Springer Science & Business Media. С. 2–3. ISBN  9781441915474.
  71. ^ Канг, Давон; Сзе, Саймон Мин (Июль – август 1967 г.). «Плавающий затвор и его применение в устройствах памяти». Технический журнал Bell System. 46 (6): 1288–1295. Bibcode:1967ITED ... 14Q.629K. Дои:10.1002 / j.1538-7305.1967.tb01738.x.
  72. ^ Wegener, H.A.R .; Линкольн, А. Дж .; Pao, H.C .; О'Коннелл, М. Р .; Oleksiak, R.E .; Лоуренс, Х. (октябрь 1967). «Транзистор с переменным порогом, новое электрически изменяемое неразрушающее запоминающее устройство только для чтения». Международная конференция по электронным устройствам 1967 г.. 13: 70. Дои:10.1109 / IEDM.1967.187833.
  73. ^ Линь, Хунг Чанг; Айер, Рамачандра Р. (июль 1968 г.). «Монолитный биполярный усилитель звука». Транзакции IEEE на радиовещательных и телевизионных приемниках. 14 (2): 80–86. Дои:10.1109 / TBTR1.1968.4320132.
  74. ^ а б Альварес, Антонио Р. (1990). «Введение в BiCMOS». Технология и приложения BiCMOS. Springer Science & Business Media. С. 1–20 (2). Дои:10.1007/978-1-4757-2029-7_1. ISBN  9780792393849.
  75. ^ Линь, Хунг Чанг; Iyer, Ramachandra R .; Хо, К. Т. (октябрь 1968 г.). «Дополнительная МОП-биполярная структура». 1968 г. - Международная конференция по электронным устройствам: 22–24. Дои:10.1109 / IEDM.1968.187949.
  76. ^ а б "Достижения в области дискретных полупроводников идут вперед". Технология силовой электроники. Информация: 52–6. Сентябрь 2005 г. В архиве (PDF) из оригинала 22 марта 2006 г.. Получено 31 июля 2019.
  77. ^ Окснер, Э. С. (1988). Технология и применение Fet. CRC Press. п. 18. ISBN  9780824780500.
  78. ^ Tarui, Y .; Hayashi, Y .; Секигава, Тосихиро (сентябрь 1969 г.). «Diffusion Self-Aligned MOST; новый подход к высокоскоростным устройствам». Труды 1-й конференции по твердотельным устройствам.. Дои:10.7567 / SSDM.1969.4-1.
  79. ^ McLintock, G.A .; Томас, Р. Э. (декабрь 1972 г.). «Моделирование двойных диффузоров МОСТ с самовыравнивающимися воротами». 1972 г. - Международная конференция по электронным устройствам: 24–26. Дои:10.1109 / IEDM.1972.249241.
  80. ^ Бергвельд, П. (январь 1970 г.). «Разработка ионно-чувствительного твердотельного устройства для нейрофизиологических измерений». IEEE Transactions по биомедицинской инженерии. БМЕ-17 (1): 70–71. Дои:10.1109 / TBME.1970.4502688. PMID  5441220.
  81. ^ Крис Тумазу; Пантелис Георгиу (декабрь 2011 г.). «40 лет технологии ISFET: от нейронального зондирования до секвенирования ДНК». Письма об электронике. Дои:10.1049 / эл.2011.3231. Получено 13 мая 2016.
  82. ^ Tarui, Y .; Hayashi, Y .; Секигава, Тосихиро (октябрь 1970 г.). «Улучшение DSA - истощение MOS IC». 1970 г. - Международная конференция по электронным устройствам: 110. Дои:10.1109 / IEDM.1970.188299.
  83. ^ Дункан, Бен (1996). Усилители мощности аудио высокого качества. Эльзевир. стр.177–8, 406. ISBN  9780080508047.
  84. ^ Балига, Б. Джаянт (2015). Устройство IGBT: физика, конструкция и применение биполярного транзистора с изолированным затвором. Уильям Эндрю. С. XXVIII, 5–12. ISBN  9781455731534.
  85. ^ Higuchi, H .; Кицукава, Горо; Икеда, Такахиде; Nishio, Y .; Sasaki, N .; Огиуэ, Кацуми (декабрь 1984 г.). «Характеристики и структура уменьшенных биполярных устройств, объединенных с CMOSFET». 1984 Международное совещание по электронным устройствам: 694–697. Дои:10.1109 / IEDM.1984.190818.
  86. ^ Дегучи, К .; Komatsu, Kazuhiko; Miyake, M .; Namatsu, H .; Секимото, М .; Хирата, К. (1985). «Пошаговая гибридная рентгеновская / фото-гибридная литография для устройств Mos 0.3 мкм». 1985 Симпозиум по технологии СБИС. Сборник технических статей: 74–75.
  87. ^ Momose, H .; Шибата, Хидеки; Saitoh, S .; Миямото, Дзюн-ичи; Канзаки, К .; Кохьяма, Сусуму (1985). «1.0- / spl mu / m n-Well CMOS / Bipolar Technology». Журнал IEEE по твердотельным схемам. 20 (1): 137–143. Bibcode:1985IJSSC..20..137M. Дои:10.1109 / JSSC.1985.1052286.
  88. ^ Ли, Хан-Шэн; Puzio, L.C. (Ноябрь 1986 г.). "Электрические свойства полевых МОП-транзисторов с длиной затвора менее четверти микрометра". Письма об электронных устройствах IEEE. 7 (11): 612–614. Bibcode:1986IEDL .... 7..612H. Дои:10.1109 / EDL.1986.26492.
  89. ^ Шахиди, Гавам Г.; Antoniadis, Dimitri A .; Смит, Генри I. (декабрь 1986 г.). «Выброс скорости электронов при 300 К и 77 К в кремниевых МОП-транзисторах с субмикронной длиной канала». 1986 Международное совещание по электронным устройствам: 824–825. Дои:10.1109 / IEDM.1986.191325.
  90. ^ Давари, Биджан; Тинг, Чунг-Ю; Ahn, Kie Y .; Basavaiah, S .; Ху, Чао-Кун; Таур, юань; Wordeman, Matthew R .; Абоэльфото, О. (май 1987 г.). «Субмикронный МОП-транзистор с вольфрамовым затвором и оксидом затвора 10 нм». 1987 Симпозиум по технологии СБИС. Сборник технических статей: 61–62.
  91. ^ Havemann, Роберт Х .; Eklund, R.E .; Tran, Hiep V .; Haken, R.A .; Скотт, Д. Б.; Fung, P.K .; Ham, T. E .; Favreau, D.P .; Виркус, Р. Л. (декабрь 1987 г.). «Технология 0.8 # 181; м 256K BiCMOS SRAM». 1987 Международная конференция по электронным устройствам: 841–843. Дои:10.1109 / IEDM.1987.191564.
  92. ^ Каваура, Хисао; Сакамото, Тосицугу; Баба, Тошио; Очиай, Юкинори; Фудзита, Дзюн-ичи; Мацуи, Синдзи; Соне, Дж. (1997). «Транзисторные операции в EJ-MOSFET с длиной затвора 30 нм». Дайджест 55-й ежегодной конференции по исследованиям устройств, 1997 г.: 14–15. Дои:10.1109 / DRC.1997.612456. ISBN  0-7803-3911-8.
  93. ^ Каваура, Хисао; Сакамото, Тосицугу; Баба, Тошио (12 июня 2000 г.). "Наблюдение прямого туннельного тока исток-сток в полевых транзисторах металл-оксид-полупроводник с электрически регулируемым мелким переходом с затвором 8 нм". Письма по прикладной физике. 76 (25): 3810–3812. Bibcode:2000АпФЛ..76.38 10К. Дои:10.1063/1.126789. ISSN  0003-6951.
  94. ^ Лойек, Бо (2007). История полупроводниковой техники. Springer Science & Business Media. С. 362–363. ISBN  9783540342588. I1103 был изготовлен по технологии P-MOS с 6 масками и кремниевым затвором с минимальными характеристиками 8 мкм. Полученный продукт имел размер 2400 мкм, 2 ячейки памяти, размер кристалла чуть менее 10 мм.2, и продавался примерно за 21 доллар.
  95. ^ а б http://www.listoid.com/list/142
  96. ^ а б c «История разработки: Commodore 64» (PDF). IEEE Spectrum. Получено 1 сентября 2019.
  97. ^ Мюллер, S (21 июля 2006 г.). «Микропроцессоры с 1971 года по настоящее время». informIT. Получено 2012-05-11.
  98. ^ "Руководство Amiga: Спецификация системы Amiga 3000+ 1991".
  99. ^ «Архивная копия». Архивировано из оригинал на 2012-07-10. Получено 2012-09-10.CS1 maint: заархивированная копия как заголовок (связь)
  100. ^ «ДВИГАТЕЛЬ ЭМОЦИЙ И СИНТЕЗАТОР ГРАФИКИ, ИСПОЛЬЗУЕМЫЙ В ЯДРЕ PLAYSTATION, СТАНОВИТСЯ ОДИН ЧИПОМ» (PDF). Sony. 21 апреля 2003 г.. Получено 26 июн 2019.
  101. ^ Крюэлл, Кевин (21 октября 2002 г.). «Fujitsu SPARC64 V - настоящая сделка». Отчет микропроцессора.
  102. ^ «ДВИГАТЕЛЬ ЭМОЦИЙ И СИНТЕЗАТОР ГРАФИКИ, ИСПОЛЬЗУЕМЫЙ В ЯДРЕ PLAYSTATION, СТАНОВИТСЯ ОДИН ЧИПОМ» (PDF). Sony. 21 апреля 2003 г.. Получено 26 июн 2019.
  103. ^ «ニ ー 、 65nm 対 応 の 半導体 設備 を 導入。 3 年 間 で 2,000 億 円 の 投資». pc.watch.impress.co.jp. В архиве из оригинала от 13.08.2016.
  104. ^ TG Daily - AMD готовит 65-нм процессоры Turion X2 В архиве 2007-09-13 на Wayback Machine
  105. ^ http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf
  106. ^ «Panasonic начинает продавать БИС UniPhier нового поколения». Panasonic. 10 октября 2007 г.. Получено 2 июля 2019.
  107. ^ «Toshiba добивается значительных успехов в области флэш-памяти NAND с помощью поколения 32-нм 3-битной ячейки и 43-нм технологии 4-битной ячейки». Toshiba. 11 февраля 2009 г.. Получено 21 июн 2019.
  108. ^ «Intel представляет 32-нм процессоры Westmere для настольных ПК». InformationWeek, 7 января 2010 г. Проверено 17 декабря 2011 г.
  109. ^ Сал Канжелозо (4 февраля 2010 г.). «Скоро появятся 6-ядерные 32-нм процессоры Intel». Geek.com. Получено 11 ноября, 2011.
  110. ^ «Ambarella A7L обеспечивает следующее поколение цифровых фотоаппаратов с плавным видео 1080p60». Выпуск новостей. 26 сентября 2011 г.. Получено 11 ноября, 2011.
  111. ^ Статья с сообщением об объявлении технологии 26 нм Hynix
  112. ^ Toshiba выпускает 24-нанометровую флеш-память NAND
  113. ^ «Российский 28-нм процессор« Эльбрус-8С »поступит в производство в 2016 году». Получено 7 сентября 2020.
  114. ^ «Создана еще одна отечественная система хранения данных на« Эльбрусе »». Получено 7 сентября 2020.
  115. ^ Intel запускает Ivy Bridge ...
  116. ^ "История". Samsung Electronics. Samsung. Получено 19 июн 2019.
  117. ^ «Технология 16/12 нм». TSMC. Получено 30 июн 2019.
  118. ^ Intel EETimes выпускает 14-нм Broadwell в Вегасе
  119. ^ «Обзор архитектуры AMD Zen». Tech4Gizmos. 2015-12-04. Получено 2019-05-01.
  120. ^ «Samsung массового производства 128 ГБ 3-битной флэш-памяти MLC NAND». Оборудование Тома. 11 апреля 2013 г.. Получено 21 июн 2019.
  121. ^ Samsung начинает первое в отрасли массовое производство системы на кристалле с 10-нанометровой технологией FinFET, Октябрь 2016
  122. ^ «10 нм технология». TSMC. Получено 30 июн 2019.
  123. ^ http://www.samsung.com/us/explore/galaxy-s8/buy/
  124. ^ techinsights.com. "10-нм развертывание идет вперед". www.techinsights.com. Архивировано из оригинал на 2017-08-03. Получено 2017-06-30.
  125. ^ «7нм технология». TSMC. Получено 30 июн 2019.
  126. ^ TSMC наращивает производство 7-нм чипов Моника Чен, Синьчжу; Джесси Шен, DIGITIMES пятница, 22 июня 2018 г.
  127. ^ «Apple A12 Bionic - первый 7-нанометровый чип для смартфонов». Engadget. Получено 2018-09-20.
  128. ^ Шилов, Антон. «Samsung завершает разработку 5-нм технологического процесса EUV». www.anandtech.com. Получено 2019-05-31.
  129. ^ Партнеры TSMC и OIP по экосистеме предоставляют первую в отрасли полную инфраструктуру проектирования для 5-нм техпроцесса (пресс-релиз), TSMC, 3 апреля 2019 г.
  130. ^ "TSMC планирует новую фабрику по 3-нм техпроцессу". EE Times. 12 декабря 2016 г.. Получено 26 сентября 2019.
  131. ^ Армасу, Лучиан (11 января 2019 г.), «Samsung планирует массовое производство 3-нм чипов GAAFET в 2021 году», www.tomshardware.com